硬件工程师笔试面试题及答案_硬件工程师面试题及答案 - CSDN文库

1星需积分: 50 41 浏览量更新于2023-03-16 评论 10 收藏 71KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

硬件工程师笔试面试题及答案（ 相关）

2009-10-19 15:37

1、同步电路和异步电路的区别是什么？（仕兰微电子）

2、什么是同步逻辑和异步逻辑？（汉王笔试）

异步电路主要是组合逻辑电路，但它同时也用在时序电路中，没有统一的时

钟，状态变化的时刻是不稳定的。在异步电路设计中一般采用 。

同步电路是由时序电路（寄存器和各种触发器）和组合逻辑电路构成的电路，

其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟

，而所有的状态变化都是在时钟的上升沿（或下降沿）完成的。在同步电

路设计中一般采用  触发器。

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔

试）

线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用  门来实

现（漏极或者集电极开路），由于不用  门可能使灌电流过大，而烧坏逻辑

门，同时在输出端口应加一个上拉电阻。（线或则是下拉电阻）

4、什么是 Setup 和 Holdup 时间？（汉王笔试）

5、setup 和 holdup 时间,区别.（南山之桥）

6、解释 setup time 和 hold time 的定义和在时钟信号延迟时的变化。

（未知）

7、解释 setup 和 hold time violation，画图说明，并说明解决办法。

（威盛 VIA）

是测试芯片对输入信号和时钟信号之间的时间要求。建立时

间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应

提前时钟上升沿（如上升沿有效） 时间到达芯片，这个  就是建立时间

。如不满足 ，这个数据就不能被这一时钟打入触发

器，只有在下一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器

的时钟信号上升沿到来以后，数据稳定不变的时间。如果  不够，数

据同样不能被打入触发器。

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余5页未读，立即下载

评论1

彧乐

2021-03-02

不太好，真的

hongjiezhen112

粉丝: 0
资源: 16

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈