没有合适的资源?快使用搜索试试~ 我知道了~
首页关于ALTERA提供的FIFO核使用原理
资源详情
资源评论
资源推荐
关于 ALTERA 提供的 FIFO 核使用原理
2007-08-05 14:08:35|分类:技术园地|字号订阅
ALTERA 提供了 LPM_FIFO 参数宏模块,可以在代码中例化使用。
FIFO 有两种工作模式:(1)SCFIFO,(2)DCFIFO
其中 SCFIFO 指读写用一个时钟进行同步,可以支持同时读写的功能。
其中 DCFIFO 指读写使用不同的时钟进行同步,这在设计多时钟系统中相当有用,
可用于不同时钟同步信号之间的同步调整。
首先看看 DCFIFO 模式下的几个比较重要的信号:
[A]在写端,主要有以下几个信号:
(1) data[n-1:0]:写入数据信号总线;
(2) wrreq:写入请求信号,高有效
(2) wrclk:写入同步时钟;
(3) wrfull, wrempty:用于指示写端 FIFO 为空或者满的状态;
(4) wrusedw[log2(SIZE_FIFO)-1:0] :写入的数据个数,按写入个数递增;
上述信号都与写入时钟 srclk 同步;
[B]在读端,主要有以下几个信号:
(1) q[n-1:0]:读取数据信号总线;
(2) rdreq:读取请求/确认信号,高有效
(2) rdclk:读取同步时钟;
(3) rdfull, rdempty:用于指示读端 FIFO 为空或者满的状态;
(4) rdusedw[log2(SIZE_FIFO)-1:0] :读取的数据个数,按读取顺序递减;
FIFO 主要有两种工作模式:
(1) Legacymode(Legacy synchronous FIFOmode)
(2) Show-aheadmode(Show-ahead synchronous FIFO mode)
其中:
在 Legacy mode,读端的 rdreq 信号作为读取 FIFO 的请求信号(REQ),读取数据
在 rdreq 置位后的第二个时钟周期有效。
在 Show-ahead mode,读端的 rdreq 信号作为读取 FIFO 的确认信号(ACK),读取
数据在 rdreq 置位后立即有效,不要额外的读取周期。
冰瓜瓜
- 粉丝: 415
- 资源: 7
上传资源 快速赚钱
- 我的内容管理 收起
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
会员权益专享
最新资源
- zigbee-cluster-library-specification
- JSBSim Reference Manual
- c++校园超市商品信息管理系统课程设计说明书(含源代码) (2).pdf
- 建筑供配电系统相关课件.pptx
- 企业管理规章制度及管理模式.doc
- vb打开摄像头.doc
- 云计算-可信计算中认证协议改进方案.pdf
- [详细完整版]单片机编程4.ppt
- c语言常用算法.pdf
- c++经典程序代码大全.pdf
- 单片机数字时钟资料.doc
- 11项目管理前沿1.0.pptx
- 基于ssm的“魅力”繁峙宣传网站的设计与实现论文.doc
- 智慧交通综合解决方案.pptx
- 建筑防潮设计-PowerPointPresentati.pptx
- SPC统计过程控制程序.pptx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论2