没有合适的资源?快使用搜索试试~ 我知道了~
首页xHCI 1.0规范:USB接口的关键技术
xHCI 1.0规范:USB接口的关键技术
需积分: 35 17 下载量 105 浏览量
更新于2023-03-16
收藏 3.82MB PDF 举报
"xHCI 1.0 (eXtensible Host Controller Interface) 是USB接口标准的一个重要组成部分,旨在提升USB设备的性能和兼容性。该规范是为了纪念Brad Hosler,他在推动USB技术发展中发挥了关键作用。"
正文:
xHCI(eXtensible Host Controller Interface)1.0是USB(Universal Serial Bus)的一种高级控制器接口标准,它于2010年5月21日发布。xHCI的主要目标是提供一个高效、灵活且标准化的平台,用于管理USB 3.0及更高版本的高速设备。这一接口规范在个人计算机领域对USB技术的成功普及具有重要意义。
xHCI 1.0规范的核心特性包括:
1. **高性能**:xHCI设计考虑了高数据传输速率的需求,支持USB 3.0的5 Gbps(超速模式)速度,相比USB 2.0的480 Mbps(高速模式)有了显著提升。
2. **兼容性**:xHCI旨在确保与多种类型的USB设备兼容,包括USB 1.1、2.0和3.0设备,以及未来可能出现的新标准设备。
3. **简化驱动程序开发**:xHCI通过定义统一的主机控制器接口,使得驱动程序开发更为简单,减少了硬件依赖,有助于提高跨平台的兼容性和稳定性。
4. **可扩展性**:xHCI允许主机控制器根据需要动态分配资源,如端口、队列等,以适应不同数量和类型USB设备的连接。
5. **命令集**:xHCI引入了一套新的命令结构,包括传输命令、事件环缓冲区等,使得数据处理更有效率,减少了处理器干预的需要。
6. **错误处理**:xHCI规范提供了完善的错误处理机制,包括事务错误、数据包错误等,提高了系统的鲁棒性。
7. **节能**:xHCI支持USB的节能特性,如设备休眠状态和低功耗模式,有助于延长便携式设备的电池寿命。
8. **预留和未定义特性**:文档中提到的“保留”或“未定义”的特性,设计者不应依赖或假设其功能,因为这些特性可能会在未来的更新中发生变化。
需要注意的是,Intel公司虽然提供了xHCI 1.0规范,但明确声明并未授予任何知识产权许可,并且不承担因产品使用或销售引发的任何责任,包括但不限于适用性、商品性以及侵犯任何专利、版权或其他知识产权的保修。设计者在采用xHCI时,应与Intel或其他相关方签订单独的许可协议。
xHCI 1.0是USB技术发展中的里程碑,它极大地推动了高速USB设备的普及,提升了用户体验,并为开发者提供了更高效、灵活的接口标准。
eXtensible Host Controller Interface Revision 1.0
16
7.6.7.3.1 Data Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
7.6.7.3.2 Debug Capability Status Changes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
7.6.7.4 Port Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
7.6.8 Debug Capability Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 405
7.6.8.1 Debug Capability ID Register (DCID) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 406
7.6.8.2 Debug Capability Doorbell Register (DCDB). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 406
7.6.8.3 Debug Capability Event Ring Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
7.6.8.3.1 Debug Capability Event Ring Segment Table Size Reg (DCERSTSZ) . . . . . . . . . 407
7.6.8.3.2 Debug Capability Event Ring Segment Table Base Address Register (DCERSTBA) .
407
7.6.8.3.3 Debug Capability Event Ring Dequeue Pointer Register (DCERDP) . . . . . . . . . . . 408
7.6.8.4 Debug Capability Control Register (DCCTRL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
7.6.8.5 Debug Capability Status Register (DCST). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 409
7.6.8.6 Debug Capability Port Status and Control Register (DCPORTSC) . . . . . . . . . . . . . . . . 410
7.6.8.7 Debug Capability Context Pointer Register (DCCP) . . . . . . . . . . . . . . . . . . . . . . . . . . . 412
7.6.8.8 Debug Capability Device Descriptor Info Register 1 (DCDDI1). . . . . . . . . . . . . . . . . . . 412
7.6.8.9 Debug Capability Device Descriptor Info Register 2 (DCDDI2). . . . . . . . . . . . . . . . . . . 413
7.6.9 Data Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 413
7.6.9.1 Debug Capability Info Context (DbCIC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
7.6.9.2 Debug Capability Endpoint Context. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 416
7.6.10 USB Descriptors for Debug Class Device . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
7.6.10.1 Device Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
7.6.10.2 Configuration Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
7.6.10.3 Interface Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
7.6.10.4 Endpoint Descriptor 1 (Bulk OUT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
7.6.10.5 SuperSpeed Endpoint Companion Descriptor 1 (Bulk OUT). . . . . . . . . . . . . . . . . . . . . 421
7.6.10.6 Endpoint Descriptor 2 (Bulk IN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 421
7.6.10.7 SuperSpeed Endpoint Companion Descriptor 2 (Bulk IN). . . . . . . . . . . . . . . . . . . . . . . 423
7.6.10.8 Binary Object Store (BOS) Descriptor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423
7.6.10.9 String Descriptors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
7.7
XHCI I/O VIRTUALIZATION (XHCI-IOV) CAPABILITY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425
7.7.1 Capability Header. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 427
7.7.2 VF Interrupter Range Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428
7.7.3 VF Device Slot Assignment Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 430
7.8
XHCI LOCAL MEMORY CAPABILITY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 431
8 VIRTUALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433
8.1 O
PERATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
8.1.1 Resource Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
8.1.1.1 MMIO Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
8.1.1.2 Device Slots. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 436
8.1.1.3 Interrupters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437
8.1.2 Device Enumeration and Handoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438
8.1.2.1 Root Hub Attach Emulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438
8.1.2.2 External Hub Attach Emulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440
8.2 SR-IOV E
XTENDED CAPABILITY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441
8.2.1 SR-IOV Extended Capability Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
8.2.2 xHCI-IOV Extended Capability Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
8.3 D
OORBELL REGISTERS AND VIRTUALIZATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
8.3.1 Direct-Assigned Device Slot. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
8.3.2 Emulated Device Slot. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
8.4 I
NTERRUPTER MAPPING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
8.5 R
EGISTER SPACE EMULATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
APPENDIX A -XHCI PCI POWER MANAGEMENT INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
17
eXtensible Host Controller Interface Revision 1.0
A.1 PCI POWER MANAGEMENT REGISTER INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
A.1.1 Power State Transitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
A.1.2 Power State Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
A.2 PCI PME# S
IGNAL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447
APPENDIX B -HIGH BANDWIDTH ISOCHRONOUS RULES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
B.1 H
IGH-SPEED . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
APPENDIX C -STREAM USAGE MODELS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 452
APPENDIX D -PORT TO CONNECTOR MAPPING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454
D.1 E
XAMPLE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454
D.1.1 ACPI Code Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 456
APPENDIX E -STATE MACHINE NOTATION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 461
APPENDIX F -SS BUS ACCESS CONSTRAINTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 462
F.2 I
NTERRUPT TRANSFER BUS ACCESS CONSTRAINTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 464
F.3 I
SOCHRONOUS TRANSFER BUS ACCESS CONSTRAINTS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 465
APPENDIX G -0.96 EXCEPTIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
G.1 S
KIP LINK TRB IOC FLAG. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
G.2 F
ORCE STOPPED EVENT OPTIONAL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
G.3 S
ECONDARY BANDWIDTH DOMAIN REPORTING OPTIONAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
G.4 USB2 L1 C
APABILITY OPTIONAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467
eXtensible Host Controller Interface Revision 1.0
18
19
eXtensible Host Controller Interface Revision 1.0
Table of Figures
1 Preface ................................................................................................................................................27
2 Introduction ........................................................................................................................................43
3 Architectural Overview......................................................................................................................47
Figure 1: Universal Serial Bus, Revision 3.0 System Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Figure 2: USB 3.0 EXtensible Host Controller. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Figure 3: General Architecture of the eXtensible Host Controller Interface. . . . . . . . . . . . . . . . . . . . . . . . 50
Figure 4: Transfer Ring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Figure 5: Simple Transfer Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Figure 6: Scatter/Gather Transfer Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
Figure 7: Control Transfer Descriptor Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Figure 8: Isochronous Transfer Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4 Operational Model..............................................................................................................................69
Figure 9: Device Context . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Figure 10: Slot State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Figure 11: Example Configure Endpoint Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Figure 12: Endpoint Context Addressing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
Figure 13: Endpoint State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
Figure 14: Index Management. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
Figure 15: Segmented Ring Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
Figure 16: Enqueue Pointer Advancement . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
Figure 17: Initial State of Transfer Ring. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Figure 18: Final State of Transfer Ring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Figure 19: Segmented Event Ring Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Figure 20: Event Ring State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Figure 21: TRB Template . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
Figure 22: SETUP Data, the Parameter Component of Setup Stage TRB . . . . . . . . . . . . . . . . . . . . . . . 157
Figure 23: Link TRB Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
Figure 24: TRB Packet Boundary Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
Figure 25: TD Fragment Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Figure 26: Non-aligned TD Fragment Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Figure 27: xHC Stream Protocol State Machine (xSPSM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
Figure 28: Stream Context Data Structures . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Figure 29: Microframe Index (MFINDEX) Register Mapping. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
Figure 30: Interrupt Throttle Flow Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Figure 31: Heavy load, interrupts moderated . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Figure 32: Light load, interrupts not moderated. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
Figure 33: USB2 Root Hub Port State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Figure 34: USB2 Root Hub Port Enabled Substate Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Figure 35: USB3 Root Hub Port State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
Figure 36: USB3 Root Hub Port Polling Substate Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
Figure 37: USB3 Root Hub Port DbC Substate Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
Figure 38: USB3 Root Hub Port Enabled Substate Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
Figure 39: USB3 Root Hub Port U1’ Substate Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
Figure 40: USB3 Root Hub Port U2’ Substate Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
Figure 41: USB3 Root Hub Port U3’ Substate Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
Figure 42: Example Port Change Bit Port Status Change Event Generation . . . . . . . . . . . . . . . . . . . . . 234
Figure 43: Port Routing Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
Figure 44: BIOS Ownership State Machine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
Figure 45: OS Ownership State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Figure 46: Integrated Hub Example. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
5 Register Interface.............................................................................................................................259
Figure 47: PCI Type 00h Configuration Space Header . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
Figure 48: PCI Power Management Capability Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
eXtensible Host Controller Interface Revision 1.0
20
Figure 49: PCI MSI Configuration Capability Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
Figure 50: MSI-X Configuration Capability Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
Figure 51: PCI Express Capability Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
Figure 52: Structural Parameters 1 Register (HCSPARAMS1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
Figure 53: Structural Parameters 2 Register (HCSPARAMS2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
Figure 54: Structural Parameters 3 Register (HCSPARAMS3). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
Figure 55: Capability Parameters Register (HCCPARAMS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Figure 56: Doorbell Offset Register (DBOFF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Figure 57: Runtime Register Space Offset Register (RTSOFF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
Figure 58: USB Command Register (USBCMD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
Figure 59: USB Status Register (USBSTS). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
Figure 60: Device Notification Control Register (DNCTRL). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
Figure 61: Command Ring Control Register (CRCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
Figure 62: Device Context Base Address Array Pointer Register (DCBAAP) . . . . . . . . . . . . . . . . . . . . . 288
Figure 63: Configure Register (CONFIG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
Figure 64: Port Status and Control Register (PORTSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
Figure 65: USB3 Port Power Management Status and Control Register (PORTPMSC) . . . . . . . . . . . . 297
Figure 66: USB2 Port Power Management Status and Control Register (PORTPMSC) . . . . . . . . . . . . 299
Figure 67: USB3 Port Power Management Status and Control Register (PORTPMSC) . . . . . . . . . . . . 301
Figure 68: Microframe Index Register (MFINDEX) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
Figure 69: Interrupter Register Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
Figure 70: Doorbell Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 310
6 Data Structures ................................................................................................................................313
Figure 71: Device Context Data Structure. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
Figure 72: Slot Context Data Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
Figure 73: Endpoint Context Data Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 322
Figure 74: Stream Context Data Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 328
Figure 75: Input Context . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 330
Figure 76: Input Control Context . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331
Figure 77: Port Bandwidth Context . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
Figure 78: Normal TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
Figure 79: Setup Stage TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
Figure 80: Data Stage TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
Figure 81: Status Stage TRB. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
Figure 82: Isoch TRB. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
Figure 83: No Op TRB. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344
Figure 84: Transfer Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 345
Figure 85: Command Completion Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 347
Figure 86: Port Status Change Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 349
Figure 87: Bandwidth Request Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
Figure 88: Doorbell Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 351
Figure 89: Host Controller Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . 352
Figure 90: Device Notification Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
Figure 91: MFINDEX Wrap Event TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
Figure 92: No Op Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
Figure 93: Enable Slot Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
Figure 94: Disable Slot Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
Figure 95: Address Device Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 358
Figure 96: Configure Endpoint Command TRB. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 359
Figure 97: Evaluate Context Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
Figure 98: Reset Endpoint Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
Figure 99: Stop Endpoint Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362
Figure 100: Set TR Dequeue Pointer Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
Figure 101: Reset Device Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 365
Figure 102: Force Event Command TRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 366
剩余467页未读,继续阅读
2018-08-15 上传
2022-09-24 上传
2021-07-10 上传
2023-05-10 上传
2023-06-13 上传
2020-05-12 上传
2018-04-15 上传
caicaixuehua
- 粉丝: 0
- 资源: 15
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 黑板风格计算机毕业答辩PPT模板下载
- CodeSandbox实现ListView快速创建指南
- Node.js脚本实现WXR文件到Postgres数据库帖子导入
- 清新简约创意三角毕业论文答辩PPT模板
- DISCORD-JS-CRUD:提升 Discord 机器人开发体验
- Node.js v4.3.2版本Linux ARM64平台运行时环境发布
- SQLight:C++11编写的轻量级MySQL客户端
- 计算机专业毕业论文答辩PPT模板
- Wireshark网络抓包工具的使用与数据包解析
- Wild Match Map: JavaScript中实现通配符映射与事件绑定
- 毕业答辩利器:蝶恋花毕业设计PPT模板
- Node.js深度解析:高性能Web服务器与实时应用构建
- 掌握深度图技术:游戏开发中的绚丽应用案例
- Dart语言的HTTP扩展包功能详解
- MoonMaker: 投资组合加固神器,助力$GME投资者登月
- 计算机毕业设计答辩PPT模板下载
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功