基于多相滤波的数字接收机的FPGA实现_verilog实现多相滤波‘ - CSDN文库

1星 185 浏览量更新于2023-03-16 评论 2 收藏 314KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

基于多相滤波的数字接收机的基于多相滤波的数字接收机的FPGA实现实现

摘要：给出了一种基于多相滤波的数字信道化接收机的实现方法，系统的处理带宽为875MHz，解决了高速ADC

与FPGA处理速度之间的矛盾。为了克服信道化接收机的接收盲区，采用信道重叠的方法，连续覆盖瞬时带宽。

在信道化

摘要：给出了一种基于多相滤波的数字信道化接收机的实现方法，系统的处理带宽为875 MHz，解决了高速ADC与

信道化接收机是在并行多通道接收机基础上提出的全概率频分信道化接收机，它克服了多部接收机并行工作、多通道下变

频等方案具有的设备复杂，各通道性能不一致和可靠性差的缺点。数字信道化接收机具备大的瞬时带宽、较高的灵敏度、大的

动态范围，能够检测和处理同时到达的信号、准确的参数测量能力和一定的信号识别能力。直接信道化接收机的运算量大且输

出速率与采样速率相同，实现困难，后续处理的压力很大，高速ADC与慢速信号处理器(FPGA，DSP)是一个“瓶颈”；基于多

相滤波的信道化接收机抽取在滤波之前，运算量小，且输出速率低，便于FPGA实现，这使得在一片FPGA中实现数字信道化

成为可能。本文利用信道频率重叠的方法连续覆盖整个瞬时带宽，然后利用Rife算法测频，根据信道重叠的特点，消除虚假信

号。系统带宽为875 MHz(62．5～937．5 MHz)，可以处理两个同时到达的信号，并实时给出PDW。

1 宽带数字接收机的结构

1．1 数字信道化原理

信道划分的基本思想是把信号按频率均匀地分成D个子频段(即信道)，每个信道的中心频率为ωk，然后分别移到零中频，再

通过低通

1．2 实信号无盲区信道化接收机数学模型

由图1可得第k路信号的输出为：

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余4页未读，立即下载

评论1

swpe

2021-06-22

个人觉得没任何参考意义

weixin_38613154

粉丝: 14
资源: 987

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈