Xilinx FPGA LVDS 应用
最近项目需要用到差分信号传输，于是看了一下 上差分信号的使用。 中，
主要通过原语实现差分信号的收发：（差分输出 ），（差分输入
）。
注意在分配引脚时，只需要分配 的引脚， 会自动连接到相应差分对引脚
上；若没有使用差分信号原语，则在引脚电平上没有 的选项（
）。
测试代码：
!"#$%
"& %
'%
%
'%
%
()
' "#$%"& )
' '%)
' '% )
' )
*& ')
&+,-./0#$# )
*"1!'"#$(2
3!4"& (#$# 56,78/)
2
3!#$# 66,78-///////(#$# 56,78/)
#$# 56#$# 9-82-)
6!#$# :6,78;//////(<-./)
=!>! '(%
评论1