基于基于FPGA和和DDS技术的正弦信号发生器设计技术的正弦信号发生器设计
对于正弦信号发生器的设计，可以采用DDS，即直接数字频率合成方案实现。DDS的输出频率是数字可调的，
完全能实现频率为1 kHz～10 MHz之间的正弦信号，这是实际应用中产生可调频率正弦信号波形较为理想的方
案。实现DDS常用3种技术方案：高性能DDS单片电路的解决方案；低频正弦波DDS单片电路的解决方案；自行
设计的基于FPGA芯片的解决方案。虽然有的专用DDS芯片的功能也比较多，但控制方式却是固定的，因此不一
定满足用户需求。而基于FPGA则可以根据需要方便地实现各种比较复杂的调频、调相和调幅功能，具有良好的
实用性。专用DDS芯片由于采用特定的集成工艺，内部数字信号抖动很小，可以输出高质量的模拟信号；利用
FPGA也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差非常小，能满足大多数信号
源要求。
1971年，美国学者J．TIerney等人撰写的《A Digital Frequency Synthesizer》一文首次提出了以全数字技术，从相位概
念出发直接合成所需波形的一种新合成原理。限于当时的技术，没有得到重视，但随着微电子技术的迅速发展，它以有别于其
他频率合成方法的优越性能和特点成为现代频率合成技术的佼佼者，具体体现在相对带宽宽，频率转换时间短，频率分辨率
高，输出相位连续，可产生多种调制信号，控制灵活方便。因此，对于
l DDS电路工作原理电路工作原理
1．．1 DDS的工作原理的工作原理
DDS的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波。如图1所示，电路一般包括基准时钟、频率累加
器、相位累加器、幅度／相位转换电路、D／A转换器和低通滤波器(LPF)。频率累加器对输入信号进行累加运算，产生频率控
制数据X(frequency data或相位步进量)。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的二进制码进行累
加运算，是典型的反馈电路，产生累加结果Y。幅度／相位转换电路实质上是一个波形寄存器，以供查表使用。读出的波形数
据送入D／A转换器和低通滤波器转换成符合要求的模拟信号。
1．．2 具体工作过程具体工作过程
信号产生过程：如图1所示，N位加法器将频率控制数据X与累加寄存器输出的累加相位数据在时钟脉冲Fclk控制下相加，
把相加后的结果Y送至累加寄存器的输入端。累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器
的输入端，以使加法器在下一时钟的作用下继续与频率控制数据X相加；另一方面将这个值作为取样地址值送入幅度／相位转
换电路(即图1中的波形存储器)，幅度／相位转换电路根据这个地址输出相应的波形数据。最后经D／A转换器和低通滤波器将
波形数据处理成所需要的模拟波形。相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满量时就会产生一
次溢出，这样就完成了一个周期，这个周期也就是DDS信号的一频率周期。 DDS输出信号的频率由下式给定：
假定基准时钟为70 MHz，累加器为16位，则：
再假定X=4 096，则Fout=(4 096／65 536)×70=4．375 MHz。
可见，通过设定相位累加器位数、频率控制字X和基准时钟的值，就可以产生任一频率的输出。DDS的频率分辨率定义
为：
由于基准时钟一般固定，因此相位累加器的位数就决定了频率分辨率。如上面的例子，相位累加器为16位，那么频率分
辨率就可以认为是16位。位数越多，分频率越高。
2 正弦信号发生器系统结构设计及实现正弦信号发生器系统结构设计及实现
2．．1 系统结构图系统结构图
正弦信号发生器系统结构图如图2所示。
评论0