第 47 卷 第 5 期
吉 林 大 学 学 报 ( 工 学 版 )
V ol .47 No .5
2017 年 9 月
Journal of Jilin University (Engineering and Technology Edition)
Sept .2017
收稿日期 :2016‐06‐20 .
基金项目 :国家自然科学基金项目(61405191) .
作者简介 :隋延林(1992 ) ,男 ,博士研究生 .研究方向 :信号与图像处理 .E‐mail :suiyanlin1992@ 163 .com
通信作者 :何斌(1961 ) ,男 ,研究员 ,博士生导师 .研究方向 :空间遥感图像处理及嵌入式开发 .
E‐mail :hbmail@ 163 .com
基 于 F P G A 的 超 高 速 C a m er a L in k 图 像 传 输
隋延林
1 ,2
,何 斌
1
,张立国
1
,王文华
1
,陈嘉南
3
(1 .中国科学院 长春光学精密机械与物理研究所 ,长春 130033 ;2 .中国科学院大学 ,北京 100039 ;3 .电子科技
大学 微电子与固体电子学院 ,成都 610054)
摘 要 :基于现场可编程门阵列(FPGA ) XC6LX100T 设计了两套 CameraLink 接口传输的硬
件平台 ,提出在实验中结合使用片上调试工具 Chipscope 和同步发生源模块用于精确测量
FPGA 中 的 传 输 误 码 的 方 法 ,详 细 对 比 了 基 于 FPGA 设 计 的 CameraLink 接 口 与
DS90CR287 、DS90CR288A 的传输效果 。 结果表明 :相对现今主流 CameraLink 接口电路 ,本
文使用低压差分对代替大量并行数据线 ,最高可支持 154 M Hz 像素时钟 ,单个 CameraLink
接口的传输速率可达 4 .31 Gbit /s ,突破了串并转换芯片传输速率的瓶颈 ,FPGA 直接输出的
CameraLink 数据可以驱动 6 m 的 CameraLink 传输线 ,图像可长时间正常无误显示 ,设计的
系统可应用于各种基于 CameraLink 接口的传输系统 。
关键词 :信息处理技术 ;CameraLink ;现场可编程门阵列 ;串行解串 ;片上调试
中图分类号 :T N911 文献标志码 :A 文章编号 :1671‐5497(2017)05‐1634‐10
DOI :10 .13229/
j
.cnki .
j
dx bgxb201705041
Ultra‐high speed CameraLink image transmission based on FPGA
SUI Yan‐lin
1 ,2
,HE Bin
1
,Z HA NG Li‐
g
uo
1
,WANG Wen‐hua
1
,C HEN Jia‐nan
3
(1 .Chan
g
chun Institute o
f
O
p
tics , Fine Mechanics and Ph
y
sics , Chinese A cadem
y
o
f
Science , Chan
g
chun 130033 ,
China ;2 .Universit
y
o
f
Chinese A cadem
y
o
f
Science ,Bei
j
ing 100039 ,China ;3 .School o
f
M icro
‐
Electronics and Solid
‐
state Electronics ,Universit
y
o
f
Electroncic Science and Technolo
gy
o
f
China ,Chen
g
du 610054 ,China)
Abstract :Based on Field Programmable Gate Array (FPGA ) , tw o sets of CameraLink interface
transfer hardware platform are designed to compare serial -
p
arallel converter chip and CameraLink
interface based on FPGA ) .A new method ,in w hich on - chip debugging tool Chipscope is combined
with synchronized generation module ,is proposed to detect error data accurately .T he results show
that CameraLink interface based on FPGA uses fewer pins w ith higher speed transmission rates .
Single port supports a maximum transfer rate of 4 .31 Gbit /s w hen the pixel clock is 154 M Hz .T he
CameraLink data output can drive 6 m CameraLink transmission line ,w ith no bit error appears for
long hours ,and it can be used in a variety of different systems based on CameraLink interface .
Key words :information processing technology ;CameraLink ;field programmable gate array (FPGA ) ;
SERial and DESserial(SERDES ) ;chipscope
万方数据
评论1