8.12 MASK 调制 VHDL 程序与仿真
见随书所附光盘中文件:8.12 MASK 调制 VHDL 程序与仿真。
--文件名:PL_MASK
--功能:基于 VHDL 硬件描述语言,对基带信号进行 MASK 调制
--说明:这里 MASK 中的 M 为 4
--最后修改日期:2004.2.13
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity PL_MASK is
port(clk :in std_logic; --系统时钟
start :in std_logic; --开始调制信号
x :in std_logic; --基带信号
y :out std_logic_vector(7 downto 0)); --8 位 DAC 数据
end PL_MASK;
architecture behav of PL_MASK is
signal q:integer range 0 to 7; --计数器
signal qq:integer range 0 to 3; --计数器
signal xx:std_logic_vector(3 downto 0); --并行数据寄存器
signal yy:std_logic_vector(7 downto 0); --8 位 DAC 数据寄存器
begin
process(clk) --此进程完成基带信号的串并转换,完成 4 位并行数据到 8 位 DAC 数据的译码
begin
if clk'event and clk='1' then
if start='0' then q<=0;
elsif q=0 then q<=1;xx(3)<=x;
if xx(3)='1' then yy<=xx&"1111"; --if 语句完成 4 位并行数据到 8 位 DAC 数据转换
elsif xx(2)='1' then yy<=xx&"1011";
elsif xx(1)='1' then yy<=xx&"0111";
elsif xx(0)='1' then yy<=xx&"0011";
评论0