ARM的CP15协处理寄存器 - CSDN文库

CP15协处理详解，ARM寄存器

需积分: 19 157 浏览量更新于2023-03-16 评论收藏 250KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

ARM 的 CP15 协处理器的寄存器

访问 CP15 寄存器的指令

访问 CP15 寄存器指令的编码格式及语法说明如下：

31 28 27 24 23 21 2

0

19 16 15 12 11 8 7 5 4 3 0

cond 1 1 1 0 opcode

_1

L cr n rd 1 1 1 1 opcode

_2

1 crm

说明：

<opcode_1>：协处理器行为操作码，对于 CP15 来说，<opcode_1>永远为 0b000，否则结果未知。

<rd>：不能是 r15/pc，否则，结果未知。

<crn>：作为目标寄存器的协处理器寄存器，编号为 C0~C15。

<crm>：附加的目标寄存器或源操作数寄存器，如果不需要设置附加信息，将 crm 设置为 c0，否则结果未

知。

<opcode_2>：提供附加信息比如寄存器的版本号或者访问类型，用于区分同一个编号的不同物理寄存器，

可以省略<opcode_2>或者将其设置为 0，否则结果未知。

指令说明语法格式

mcr

将

ARM

处理器的寄存器中的数据写

到 CP15 中的寄存器中

mcr{<cond>} p15, <opcode_1>, <rd>,

<crn>, <crm>, {<opcode_2>}

mrc

将

CP15

中的寄存器中的数据读到

ARM 处理器的寄存器中

mcr{<cond>} p15, <opcode_1>, <rd>,

<crn>, <crm>, {<opcode_2>}

4.1.2 CP15 寄存器介绍

CP15 的寄存器列表如表 4-1 所示。

表 4-1 ARM 处理器中 CP15 协处理器的寄存器

寄存器编号基本作用在 MMU 中的作用在 PU 中的作用

0

ID 编码（只读） ID 编码和 cache 类型

1

控制位（可读写）各种控制位

2

存储保护和控制地址转换表基地址 Cachability 的控制位

3

存储保护和控制域访问控制位 Bufferablity 控制位

4

存储保护和控制保留保留

5

存储保护和控制内存失效状态访问权限控制位

6

存储保护和控制内存失效地址保护区域控制

7

高速缓存和写缓存高速缓存和写缓存控制

8

存储保护和控制 TLB 控制保留

9

高速缓存和写缓存高速缓存锁定

10

存储保护和控制 TLB 锁定保留

11

保留

0的二进制

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余7页未读，立即下载

评论0

梦之队2014

粉丝: 3
资源: 3

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈