没有合适的资源?快使用搜索试试~ 我知道了~
首页Xilinx IP——PCIE开发.docx
资源详情
资源评论
资源推荐

使用 Xilinx IP 核进行 PCIE 开发学习笔记(一)简
介篇
Spring
技术改变世界
已关注
人赞同了该文章
这是一个系列笔记,将会陆续进行更新。
最近接触到一个项目,需要使用 协议,项目要求完成一个
板卡,最终可以通过电脑进行通信,完成电脑发送的指令。这当中需
要完成硬件部分,使用 板实现,同时需要编写 下的
驱动编写。初次接触到 协议,网络上的相关教程不够清晰,让人
看了之后不知所以然,不适合完全没有基础的人学习(就是我这样的
人)。经过较长时间阅读相关文档,其中也走了不少弯路,最后对
的 核使用有了一定的了解,所以想写下这篇笔记,一来方便以
后自己温习,而来帮助其他新入门的同学,避免一些不必要的弯路。
因为各种的 设备的设计与使用都是依据 协议的,所以首先
我们需要对 协议有一个大致的了解,了解的深度即不要太大(因
为相关协议的文档长达数千也,而且有些你可能就不会用),也不能
太浅,不然当你阅读 的 的集成核时会一头雾水,因为你
会不了解其中的一些寄存机,结构。

首先你需要下载这两个文档
《 》,《
!"#$》。第一个文档是将 设备进行通信时包
的格式,以及设备中的寄存器的含义和使用,可以看做是一本工具书,
当你开发时关于接口,包格式,寄存器问题是随时可以查阅的文档,
没有必要去细读它。第二个是非常有必要去读的一个文档,有一个减
缩版可以让你快速对整个体系有一个了解。
我们的开发学习笔记就从第二本的内容开始,对 有一个大体的了
解。首先我们都知道在电脑中有很多设备使用 总线,例如显卡,
网卡,硬盘。
首先我们简单介绍一下 , 是一种串行通信协议。在低速情
况下,并行结构绝对是一种非常高效的传输方式,但是当传输速度非
常高,并行传输的致命性缺点就出现了。因为时钟在高速的情况下,
因为每一位在传输线路上不可能严格的一致,并行传输的一个字节中
的每个位不会同时到达接受端就被放大了。而串行传输一位一位传输
就不会出现这个问题。串行的优势就出现了,串行因为不存在并行的
这些问题,就可以工作在非常高的频率下,用频率的提升掩盖它的劣
势。
使用一对差分信号来传输一位信号,当 %&比 %'信号高时,传输
的是逻辑 (,反之为 ,当相同时不工作。同时 系统没有时钟线。

下面了解一下 总线的拓扑结构。

)*( 拓扑结构
从 )( 可以看出这个拓扑结构,+ 连接到根聚合体(
"), 负责完成从 + 总线域到外设域的转换,并且实现
各种总线的聚合。将一部分 + 地址映射到内存,一部分地址映射到
相应的相应的设备终端(比如板卡)。
设备有两大类,一种是 ,另一种 。从字面意
思可以了解这两类的作用, 相当于一个根节点,将多个
设备连接在一个节点,同时它完成数据的路由。上图中的
# 就是一个 设备。而 就是最终数据的接受
者,命令的执行者。

这里我们就对 总线在计算机结构中的位置有一个大致的了解,下
面我们对 数据的传输方式进行一个简单的介绍。 数据的传输
方式类似于 ,- 的方式,将数据按数据包的格式进行传输,同时对
结构进行分层。
)*.% !
剩余63页未读,继续阅读











安全验证
文档复制为VIP权益,开通VIP直接复制

评论2