没有合适的资源?快使用搜索试试~ 我知道了~
首页《数字电路与数字逻辑》复习(全知识点覆盖).pdf
资源详情
资源评论
资源推荐
数字电子技术复习
一、数制与码制,以及它们之间的转换
1.
十进制转化为二进制:
整数部分除
2
取余,除基取余法:用目标数制的基数(
R=2
)去除十进制数。
先产生的余数为低位,后产生的余数为高位。
小数部分乘
2
取整:乘基取整法:小数乘以目标数制的基数(
R=2
),先产
生的整数靠近小数点,后产生的整数远离小数点。
2.
二进制与八进制、十六进制之间的转换
常用的编码:自然二进制码、二
—
十进制码、格雷码、奇偶检验码、
ASCII
码等。
1
)自然二进制码:按自然数顺序排列的二进制码。如用四位自然二进制码
0000—1111
,表示十进制数
0—15
。
2
)二
—
十进制码(
Binary Coded Decimal Code
,
BCD
码)或称为
8421BCD
码,其的特点:位内是纯二进制编码,位间是十进制编码,故称这种编码方式为
二
—
十进制码。
3
)
ASCII
码(
American Standard Code for Information Interchange
):七位代
码表示
128
个字符,其中
96
个为图形字符,
32
个控制字符。
4
)格雷码(
Gray Code)
:二进制格雷码(也被称为二进制循环码)是一种
无权码,其特点是任何相邻的两个码字中仅有一位代码不同,其他代码是一样的,
所以二进制格雷码又叫单位距离码。二进制数中的第
i
位与第
i+1
位相同,则格
雷码的第
i
位为
0
,否则为
1
,二进制数的最高位必须与
0
相比较。
二、逻辑代数基础
1.
逻辑代数中的基本运算(与或非)、复合逻辑运算(与非、或非、与或非):
逻辑关系、逻辑真值表、逻辑表达式、逻辑符号
2.
逻辑代数的基本公式:公理、交换律、结合律、分配率、
0-1
律、自等律、
互补律、重叠律、反演律、还原律、合并律、吸收律、包含律
3.
逻辑代数的
3
个重要运算规则
1
)代入规则:将逻辑等式中的某一个逻辑变量全部用同一个逻辑函数代替,
则逻辑等式仍然成立。
2
)反演规则:将逻辑函数
F
表达式中所有的
“·”
换成
“+”
,所有的
“+ ”
换成
“·”
,
常量
“1”
换成
“0”
,
“0”
换成
“1”
,原变量换成反变量,反变量换成原变量,所得到
的逻辑函数就是
F
的非。
应用反演规则要注意:① 保持原函数的运算次序
——
先与后或,必要时适
当地加入括号;② 不属于单个变量上的非号的处理方法:非号保留,而非号下
面的函数式按反演规则变换。
3
)对偶规则:将逻辑函数
F
表达式中所有的
“·”
换成
“+”
,所有的
“+”
换成
“·”
,
常量
“1”
换成
“0”
,
“0”
换成
“1”
,而变量保持不变,所得到的逻辑函数就是
F
的对
偶式。
应用对偶定理时注意:求对偶式时运算顺序不变,且它只变换运算符和常量,
其变量是不变的。函数式中有
“”
和
“
⊙
”
运算符,求反函数及对偶函数时,要将
运算符
“”
换成
“
⊙
”
,
“
⊙
”
换成
“”
。
4.
逻辑函数及其表示方法
1
)逻辑函数的定义:输入逻辑变量和输出逻辑变量之间的逻辑关系。
F = f
(
A
、
B
、
C
、
……
)
2
)逻辑函数的特点:输入变量和输出变量只有逻辑
0
、逻辑
1
两种取值。
3
)逻辑函数的表示方法:真值表、逻辑函数式、逻辑图、波形图
5.
逻辑函数的标准形式
最小项的定义和表示
最小项:在
n
个变量的逻辑函数中,
P
是
n
个变量的乘积项,如果在
P
中,
每个变量都以原变量或反变量的形式出现一次且仅出现一次,则称
P
为最小项,
3
个变量的逻辑函数有以下
8
个最小项。
6.
逻辑函数的化简:逻辑函数公式法化简、逻辑函数图形法化简
1
)卡诺图化简法又称为图形化简法。该方法简单、直观、容易掌握,因而
在逻辑设计中得到广泛应用。
用卡诺图来表示逻辑函数,卡诺图的行坐标和列坐标没有按照纯二进制的顺
序,而是按照格雷码的顺序排列,从而卡诺图不但可以表示逻辑函数,而且可以
用卡诺图化简逻辑函数,并且直观、方便、准确。
n
个变量的函数的卡诺图有
2n
个小方格,分别对应
2n
个最小项;
几何上相邻的最小项在逻辑上也是相邻的。若两个最小项只有一个因子不
同,则称逻辑相邻。
相邻包括:直接相邻、上下相邻、左右相邻、四角相邻。
2
)具有无关项的逻辑函数化简:约束项、任意项和逻辑函数式中的无关项
有些函数的输入变量不是任意的。对输入变量取值所加的限制称为约束。
任意项:函数可以随意取值(可以是
0
、也可以是
1
)或者不会出现的变量
取值组合所对应的最小项称为任意项。
无关项:通常约束项和任意项在逻辑函数中统称为无关项。
化简具有无关项的逻辑函数时,如果能合理利用这些无关项,一般都可得到
更加简单的化简结果。
三、逻辑门电路
1. MOS
管:
MOS
管又称为绝缘栅型场效应三极管
(
Metal-Oxide-Semiconductor Field Effect Transistor , MOSFET
)
MOS
管分为增强型和耗尽型两大类,每类又有
N
沟道和
P
沟道之分。它们
的工作原理基本相同。
NMOS
管和
PMOS
管的通断条件
NMOS
当
U
GS
>
VT
时导通;当
U
GS
<
V
T
时截止
PMOS
当
U
GS
>
V
T
时导通;当
U
GS
<
V
T
时截止
VT
称为开启电压(
T=Threshold,
阈值)
MOS
管的门极有非常高的输入阻抗。
2. CMOS
(
Complementary Metal Oxide Semiconductor
),互补金属氧化物半
导体集成电路
:
是
NMOS
与
PMOS
组成的互补型电路。当前应用最广。
1
)
CMOS
非门的电路结构
2
)
CMOS
二输入或非门
每个
CMOS
门电路都是由
NMOS
电
路与
PMOS
电路两部分组合而成;并且
每个输入都同时加到一个
NMOS
管与一
个
PMOS
管的栅极上。
NMOS
管的串联可实现
“
与
”
操作,并
联可实现
“
或
”
操作,其输出是该操作的
反。
NMOS
管串联时,其相应的
PMOS
管一定并联;反之也成立。
要实现逻辑函数的
“
与
”
操作,可将相应的
NMOS
管组合串联;
要实现逻辑函数的
“
或
”
操作,可将相应的
NMOS
管组合并联。
3
)
CMOS
传输门
传输门相当于一个理想的开关,且是一个
双向开关。
当
C
为高电平时,
N
1
、
P
1
中至少有一只
管子导通,使
v
O
=v
I
,这相当于开关接通。
当
C
为低电平时,
N
1
、
P
1
截止,传输门
相当于开关断开。
4
)
CMOS
门电路的电气特性
噪声容限(
noise margin
)是指在前一极输
出为最坏的情况下,为保证后一极正常工作,
所允许的最大噪声幅度。在数字电路中,一般
常以
“1”
态上(下)限噪声容限和
“0”
态上(下)
限噪声容限中的最小值来表示电路(或元件)
的噪声容限。
低电平噪声容限:
V
NL
=V
ILmax
-
V
OLmax
高电平噪声容限:
V
NH
=V
OHmin
-
V
IHmin
当
CMOS
非门输出低电平时,灌电流负载
抬高了输出低电平
VOL
,从而降低了低电平抗
干扰能力。不过,电源电压
VDD
越高,灌电
流的影响就越小。
当
CMOS
非门输出高电平时,电源会经过导通的
PMOS
管向负载提供拉电
流。负载电流越大,
PMOS
管的压降
VDS
就越大,从而使
VOH=VDD-VDS
减少,
电路的高电平抗干扰能力将下降。
CMOS
门电路多余引脚的处理
CMOS
门电路多余引脚不能悬空;输入引脚接一电阻到地相当于输入低电
平。
“
多余头
”
可以同其他头并联使用,
“
与
”
输入头可以接高电平或电源,
“
或
”
输
入头可以接地。
3
.集成
TTL
门电路
TTL
与非门:
LSTTL
与非门电路
集成与非门
—74LS00
TTL
门电路的电气特性
1
)当
TTL
门电路输入高电平时,输入电流流入门电路,但数值很小,当
TTL
门电路输入低电平时,输入电流流出门电路。
2
)对于多输入端门电路,当
n
个输入同时接地(或接低电平),总的
IIS
(或
IIL
)与只有一个输入端接低电平基本相等。 也就是流过
R1
的电流。
3
)对于多输入门电路,总的高电平输入电流得按并联输入端的数目加倍。
4. TTL
三态门
三态:
0
态、
1
态、高阻态
当
EN
为高电平时,与非逻辑功能;当
EN
为低电平时,
T
4
和
T
1
同时截止,
输出高阻态。
举例
3
:
CMOS
芯片
4007
的内部电路如图
T3.5-1
所示,请用
4007
电路分
别接成:①
3
个反相器;②
3
输入或非门;③
3
输入与非门;④传输门;⑤实现函
数。
四、组合逻辑电路的组成及其分析和设计
1.
组合电路的分析:已知逻辑电路,分析其逻辑功能
例
1
:试分析图示逻辑电路的功能。
解:(
1
)写表达式
(
2
)列真值表
(
3
)逻辑功能
自然二进制码至格雷码的转换电路。
2.
组合电路的设计:根据实际逻辑问题,设计实现其功能的逻辑电路
例
1
.在举重比赛中,有
3
名裁判,其中
1
名为主裁判。当有两名以上裁判
(其中必须有
1
名主裁判)认为运动员举杠铃合格,就按动电钮,可发出成绩有
效的信号。请设计该组合逻辑电路。
解:(
1
)作出逻辑规定:
输入:合格为
1
,不合格为
0
输出:成绩有效为
1
,无效为
0
卡诺图:
(
3
)求逻辑函数表达式
L=AB+AC
(
4
)画出逻辑电路图 (
5
)化成
“
与非
”
式
3.
竞争与险象
竞争:信号经由不同的途径到达某一会合点的时间有先有后,这种信号竞相
到达同一个门输入端的现象称为
“
竞争
”
险象:由于竞争而引起电路输出发生瞬间错误现象。
竞争与险象的判断:代数法、卡诺图法。
险象的消除方法:利用冗余项、吸收法、取样法。
五、常用组合逻辑电路
编码器、译码器、数据选择器、数值比较器、加法器
P5.1 试设计一个 4 线—2 线大优先编码器。输入为
0123
AAAA
,其中
3
A
优先
ACABACABY
剩余29页未读,继续阅读
Shang_HuanQ
- 粉丝: 527
- 资源: 10
上传资源 快速赚钱
- 我的内容管理 收起
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
会员权益专享
最新资源
- ExcelVBA中的Range和Cells用法说明.pdf
- 基于单片机的电梯控制模型设计.doc
- 主成分分析和因子分析.pptx
- 共享笔记服务系统论文.doc
- 基于数据治理体系的数据中台实践分享.pptx
- 变压器的铭牌和额定值.pptx
- 计算机网络课程设计报告--用winsock设计Ping应用程序.doc
- 高电压技术课件:第03章 液体和固体介质的电气特性.pdf
- Oracle商务智能精华介绍.pptx
- 基于单片机的输液滴速控制系统设计文档.doc
- dw考试题 5套.pdf
- 学生档案管理系统详细设计说明书.doc
- 操作系统PPT课件.pptx
- 智慧路边停车管理系统方案.pptx
- 【企业内控系列】企业内部控制之人力资源管理控制(17页).doc
- 温度传感器分类与特点.pptx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0