计算机组成原理实验一运算器应用实验.doc - CSDN文库

计算机组成原理实验一

运算器应用实验.doc

需积分: 43 57 浏览量更新于2023-03-16 评论 1 收藏 133KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

实验一运算器应用实验

运算器是计算机进行数据处理的核心部件。它主要由算术逻辑运算部件

ALU、累加器、暂存器、通用寄存器堆、移位器、进位控制电路及其结果判

断电路等组成。运算方法的基本思想是：各种复杂的运算处理最终可分解为

四则运算和基本的逻辑运算，而四则运算的核心是加法运算。通过补码运算

可以化减为加，减法运算与移位运算配合可以实现乘除运算，阶码运算与尾

数的运算组合可以实现浮点运算。

§1 算术逻辑运算实验

一、实验目的

1．了解运算器的组成结构。

2．掌握运算器的工作原理。

3．学习运算器的设计方法。

4．掌握简单运算器的数据传送通路。

5．验证运算功能发生器 74LS181 的组合功能。

二、实验设备

TDN-CM+教学实验系统一套。。

三、实验原理

实验中所用的运算器数据通路图如图 3.1-1 。图中所示的是由两片

74LS181 芯片以并/串形式构成的 8 位字长的运算器。右方为低 4 位运算芯片，

左方为高 4 位运算芯片。低位芯片的进位输出端 Cn+4 与高位芯片的进位输入

端 Cn 相连，使低 4 位运算产生的进位送进高 4 位运算中。低位芯片的进位输

入端 Cn 可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制

端 S0～S3 和 M 各自相连。

为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器

DR1、DR2（用锁存器 74LS273 实现）来锁存数据。要将内总线上的数据锁

存到 DR1 或 DR2 中，则锁存器 74LS273 的控制端 LDDR1 或 LDDR2 须为

高电平。当 T4 脉冲来到的时候，总线上的数据就被锁存进 DR1 或 DR2 中了。

为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门

（用 74LS245 实现）。若要将运算结果输出到总线上，则要将三态门

74LS245 的控制端 ALU-B 置低电平。否则输出高阻态。

数据输入单元(实验板上印有 INPUT DEVICE)用以给出参与运算的数据。

其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制

信号为 SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。

总线数据显示灯（在 BUS UNIT 单元中）已与内总线相连，用来显示内总

线上的数据。控制信号中除 T4 为脉冲信号，其它均为电平信号。

由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余3页未读，立即下载

评论0

dreamboy87

粉丝: 0
资源: 8

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈