差分逻辑电平，LVDS、xECL、CML、HCSL/LPHCSL、TMDS 等
本篇主要介绍常用的差分逻辑电平，包括 LVDS、xECL、CML、HCSL/LPHCSL、TMDS
等。
1、LVDS 电平
LVDS 器件是近年来 National Semiconductor 公司发展的一种高速传输芯片，它的传输机制
是把 TTL 逻辑电平转换成低电压差分信号，以便于高速传输。与传统的 ECL 逻辑相比，
它采用 CMOS 工艺，它的电压摆幅更低，只有 400mV，ECL 为 800mV，动态功耗更小，
（输出电流 3~5mA）只有 ECL 电路的 1/7(相同的数据传输量)，低 EMI，价格更低，因而
具有很大的优势，从 97-98 年首先在欧洲开始得到应用。
ANSI/TIA/EIA-644 是由 TR30.2 制定的，这个标准定义了收发器的输入输出阻抗，但是这
仅仅是一个电气特性标准。其并不包括功能性和协议规格，完全是应用独立的。
ANSI/TIA/EIA-644 打算通过使用别的协议来完善整个接口功能。这使的这个标准在很多方
面便于实现。在标准中推荐的最大操作速率是 655Mbps，理论最大使用速率是 1.923Gbps。
传输速率与使用的介质损耗有关。这个标准同时也说明了最低的介质要求、接收端的
fail-safe 电路、多路操作等。
IEEE 1596.3 SCI-LVDS 被定义为 SCI 的一个子集，在 IEEE 1596.3 中有详细说明。SCI-LVDS
说明了应用于高速/低功耗物理接口的电气规范，同时也定义了用于 SCI 数据传输的包交换
的编码格式。SCI-LVDS 在特定的条件下也支持高速的 RAMLINK 传输。
剩余12页未读，继续阅读
评论0