没有合适的资源？快使用搜索试试~ 我知道了~

首页Cadence_Allegro元件封装制作流程(含实例).doc

Cadence_Allegro元件封装制作流程(含实例).doc

cadence

allegro

封装

需积分: 31 44 下载量 187 浏览量更新于2023-04-28 评论 2 收藏 1.27MB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

试读

18页

Cadence_Allegro元件封装制作流程(含实例)，详细讲解了焊盘设计、封装设计，并针对直插分离原件、表贴IC、通孔IC等各种元器件封装制作过程进行介绍，非常适合新手学习allegro制作封装

资源详情

资源评论

资源推荐

Cadence Allegro 元件封装制作流程

1. 引言

一个元件封装的制作过程如下图所示。简单来说，首先用户需要制作自己的焊盘库

Pads，包括普通焊盘形状 Shape Symbol 和花焊盘形状 Flash Symbol；然后根据元件的引脚

Pins 选择合适的焊盘；接着选择合适的位置放置焊盘，再放置封装各层的外形（如

Assembly_Top、Silkscreen_Top、Place_Bound_Top 等），添加各层的标示符 Labels，还可

以设定元件的高度 Height，从而最终完成一个元件封装的制作。

下面将分表贴分立元件，通孔分立元件，表贴 IC 及通孔 IC 四个方面来详细分述元件

封装的制作流程。

2. 表贴分立元件

分立元件一般包括电阻、电容、电感、二极管、三极管等。

对于贴片分立元件，以 0805 封装为例，其封装制作流程如下：

2.1. 焊盘设计

2.1.1. 尺寸计算

表贴分立元件，主要对于电阻电容，焊盘尺寸计算如下：

其中，K 为元件引脚宽度，H 为元件引脚高度，W 为引脚长度，P 为两引脚之间距离

（边距离，非中心距离），L 为元件长度。X 为焊盘长度，Y 为焊盘宽度，R 为焊盘间边距

离，G 为封装总长度。则封装的各尺寸可按下述规则：

1) X=Wmax+2/3*Hmax+8 mil

2) Y=L，当 L<50 mil；Y=L+ (6~10) mil，当 L>=50 mil 时

3) R=P-8=L-2*Wmax-8 mil；或者 G=L+X。这两条选一个即可。个人觉得后者更容易理

解，相当于元件引脚外边沿处于焊盘中点，这在元件尺寸较小时很适合（尤其是当

Wmax 标得不准时，第一个原则对封装影响很大），但若元件尺寸较大（比如说钽电

容的封装）则会使得焊盘间距过大，不利于机器焊接，这时候就可以选用第一条原则。

本文介绍中统一使用第二个。

注：实际选择尺寸时多选用整数值，如果手工焊接，尺寸多或少几个 mil 影响均不大，

可视具体情况自由选择；若是机器焊接，最好联系工厂得到其推荐的尺寸。例如需要紧凑

的封装则可以选择小一点尺寸；反之亦然。

另外，还有以下三种方法可以得到 PCB 的封装尺寸：

 通过 LP Wizard 等软件来获得符合 IPC 标准的焊盘数据。

 直接使用 IPC-SM-782A 协议上的封装数据（据初步了解，协议上的尺寸一般偏大）。

 如果是机器焊接，可以直接联系厂商给出推荐的封装尺寸。

2.1.2. 焊盘制作

Cadence 制作焊盘的工具为 Pad_designer。

打开后选上 Single layer mode，填写以下三个层：

1) 顶层（BEGIN LAYER）：选矩形，长宽为 X*Y；

2) 阻焊层（SOLDERMASK_TOP）：是为了把焊盘露出来用的，也就是通常说的绿油

侧视图底视图封装底视图

层实际上就是在绿油层上挖孔 ，把焊盘等不需要绿油盖住的地方露出来。其大小为

Solder Mask=Regular Pad+4~20 mil（随着焊盘尺寸增大，该值可酌情增大），包括 X

和 Y。

3) 助焊层（PASTEMASK_TOP）：业内俗称“钢网”或“钢板”。这一层并不存在于印制板

上，而是单独的一张钢网，上面有 SMD 焊盘的位置上镂空。这张钢网是在 SMD 自动

装配焊接工艺中，用来在 SMD 焊盘上涂锡浆膏用的。其大小一般与 SMD 焊盘一样，

尺寸略小。

其他层可以不考虑。

以 0805 封装为例，其封装尺寸计算如下表：

mm mil

确定

mil

值

长

2 78.74015748

宽

1.27 50

高

(max) 1.25 49.21259843

W(max) 0.7 27.55905512

X 1.330133333 52.36745407 50

Y 1.27 50 60

G 3.330133333 131.1076115 130

可见焊盘大小为 50*60 mil。该焊盘的设置界面如下：

保存后将得到一个.pad 的文件，这里命名为 Lsmd50_60.pad。

2.2. 封装设计

2.2.1. 各层的尺寸约束

一个元件封装可包括以下几个层：

1) 元件实体范围（Place_bound）

含义：表明在元件在电路板上所占位置的大小，防止其他元件的侵入，若其他元件进

入该区域则自动提示 DRC 报错。

形状：分立元件的 Place_bound 一般选用矩形。

尺寸：元件体以及焊盘的外边缘+10~20mil，线宽不用设置。

2) 丝印层（Silkscreen）

含义：用于注释的一层，这是为了方便电路的安装和维修等，在印刷板的上下两表面

印刷上所需要的标志图案和文字代号等，例如元件标号和标称值、元件外廓形状和厂家标

志、生产日期等等。

形状：分立元件的 Silkscreen 一般选用中间有缺口的矩形。若是二极管或者有极性电

容，还可加入一些特殊标记，如在中心绘制二极管符号等。

尺寸：比 Place_bound 略小（0~10 mil），线宽可设置成 5mil。

3) 装配层（Assembly）

含义：用于将各种电子元件组装焊接在电路板上的一层，机械焊接时才会使用到，例

如用贴片机贴片时就需要装配层来进行定位。

形状：一般选择矩形。不规则的元件可以选择不规则的形状。需要注意的是

Assembly 指的是元件体的区域，而不是封装区域。

尺寸：一般比元件体略大即可（0~10mil），线宽不用设置。

2.2.2. 封装制作

Cadence 封装制作的工具为 PCB_Editor。可分为以下步骤：

1) 打开 PCB_Editor，选择 File->new，进入 New Drawing，选择 Package symbol 并设置好

存放路径以及封装名称（这里命名为 LR0805），如下图所示：

2) 选择 Setup->Design Parameter 中可进行设置，如单位、范围等，如下图所示：

3) 选择 Setup->Grids 里可以设置栅格，如下图所示：

剩余17页未读，继续阅读

qq_41661337

粉丝: 0
资源: 8

上传资源快速赚钱

我的内容管理收起

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

会员权益专享

Cadence_Allegro元件封装制作流程(含实例).doc

评论0

会员权益专享

最新资源

Cadence_Allegro元件封装制作流程(含实例).doc

评论0

10个Cadence Allegro经典案例 2-12层板设计.zip

allegro pcb 封装制作软件

allegro_pcb封装的详细制作

odb++_lnside_cadence_allegro_97_windows_64_sa_setup

odb++_inside_cadence_allegro_windows64

44-odb++_inside_cadence_allegro_11.4_windows_64_sa_setup

基于cadence_allegro的高速pcb设计信号完整性分析与仿真.pdf

odb++_inside_cadence_allegro_100安装

cadence allegro元件封装库

cadence/allegro pcb封装库

cadence allegro pcb天线封装

好用的allegro pcb封装生成软件

cadence-allegro16.6高级教程.pdf

cadence16.6 allegro教程

allegro cadence 常用pcb封装库

cadence17.2 PCB封装向导QFN封装制作

cadence元件库和封装库关联

cadence系统级封装设计allegro

allegro 封装库

cadence orcad allegro 16.6及17.2cis配置说明

会员权益专享

最新资源