班级 通信
xxxx
班 姓名 xxx 学号 U20xxxxxxx
Verilog HDL 程序设计与仿真
芯片清单：、、、、、、、
拓展功能：
、 用二片 构成 线优先编码器；
、 用 和 构成 线 线译码器；
、 将两片 连接成一个 选 的数据选择器
、 用 组成 位数值比较器；
、 篮球 秒计时显示器。
芯片一：CD4532 （8 线-3 线优先编码器）
一、Verilog HDL 源代码
!" 输入端口声明
#$%&!" 输入端口声明
'(#$%&)" 输出端口及变量的数据类型声明
'(*" + 输出端口及变量的数据类型声明
,-
./.012 !"!,
3(
4 !55%,3()56%-*5%- +5%-
1 当 ! 等于 时，实现优先编码器的功能
3(
*5- +5%- 当编码器的输入信号有效时，设定 *、 + 的输出值
7.18!,逻辑值 8 表示输入信号中那些位可以为任意值
6388898888$)56-只要 的最高位等于 ，就执行该语句
63%8898888$)56-
63%%898888$)56-
63%%%98888$)56-
63%%%%9888$)56-
63%%%%9%88$)56-
63%%%%9%%8$)56-
63%%%%9%%%$)56%-
4.$3()56%-*5%- +5-处理编码器输入信号无效的情况
7.1
剩余14页未读，继续阅读
评论0