Verilog程序设计与仿真作业.docx_74LS283的Verilog程序 - CSDN文库

5星 · 超过95%的资源需积分: 5 86 浏览量更新于2023-04-28 评论 8 收藏 2.85MB DOCX 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

班级通信

xxxx

班姓名 xxx 学号 U20xxxxxxx

Verilog HDL 程序设计与仿真

芯片清单：、、、、、、、

拓展功能：

、用二片  构成  线优先编码器；

、用  和  构成  线 线译码器；

、将两片  连接成一个  选  的数据选择器

、用  组成  位数值比较器；

、篮球  秒计时显示器。

芯片一：CD4532 （8 线-3 线优先编码器）

一、Verilog HDL 源代码



 !" 输入端口声明

#$%&!" 输入端口声明

'(#$%&)" 输出端口及变量的数据类型声明

'(*" + 输出端口及变量的数据类型声明

,-

./.012 !"!,

3(

4 !55%,3()56%-*5%- +5%-

1 当 ! 等于  时，实现优先编码器的功能

3(

*5- +5%- 当编码器的输入信号有效时，设定 *、 + 的输出值

7.18!,逻辑值 8 表示输入信号中那些位可以为任意值

6388898888$)56-只要  的最高位等于 ，就执行该语句

63%8898888$)56-

63%%898888$)56-

63%%%98888$)56-

63%%%%9888$)56-

63%%%%9%88$)56-

63%%%%9%%8$)56-

63%%%%9%%%$)56%-

4.$3()56%-*5%- +5-处理编码器输入信号无效的情况

7.1







剩余14页未读，继续阅读

评论5

yxldr

2023-07-29

：这份文件对Verilog程序设计进行了全面归纳和总结，对学习者来说非常有帮助。（27字）

ljbrary

粉丝: 0
资源: 2

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈