改进型的改进型的CMOS电荷泵锁相环电路电荷泵锁相环电路
导读：本文设计了一种高性能CMOS电荷泵锁相环电路，通过对传统电荷泵电路的改进，提高了充放电电流的
匹配性，有效抑制了锁相环输出的相位偏差，提高了环路的稳定性。 锁相环（phase-locked loop,PLL）是
一个闭环负反馈系统，能够准确地产生一系列与参考频率同相位的频率信号，是现代通信及电子领域中必不可
少的系统之一，通常被用于频率合成、同步信号产生、时钟恢复以及时钟产生等。电荷泵锁相环（charge pump
phase-locked loop,CPPLL）因其自身所具有的开环增益大、捕获范围宽、捕获速度快、稳定度高和相位误差小
等优势，现已广泛应用在无线通信领域中。 在整个电
导读：本文设计了一种高性能导读：本文设计了一种高性能CMOS电荷泵锁相环电路，通过对传统电荷泵电路的改进，提高了充放电电流的匹配性，有效抑电荷泵锁相环电路，通过对传统电荷泵电路的改进，提高了充放电电流的匹配性，有效抑
制了锁相环输出的相位偏差，提高了环路的稳定性。制了锁相环输出的相位偏差，提高了环路的稳定性。
锁相环（phase-locked loop,PLL）是一个闭环负反馈系统，能够准确地产生一系列与参考频率同相位的频率信号，是现
代通信及电子领域中必不可少的系统之一，通常被用于频率合成、同步信号产生、时钟恢复以及时钟产生等。电荷泵锁相环
（charge pump phase-locked loop,CPPLL）因其自身所具有的开环增益大、捕获范围宽、捕获速度快、稳定度高和相位误差
小等优势，现已广泛应用在无线通信领域中。
在整个电荷泵锁相环系统中，电荷泵电路起着非常关键的作用。传统的电荷泵电路，其内部存在的一些非理想因素直接影
响着整个环路的工作性能，如存在电荷泄漏、电流失配、电荷共享、时钟馈通等问题，会导致压控振荡器输出频率产生抖动和
相位发生偏差。
本文首先介绍了锁相环系统的工作原理，其次重点分析了传统电荷泵电路存在的一些不理想因素，并在此基础上，提出了
一种改进型的电荷泵电路，减小了锁相环的相位误差。此外，通过设计倍频控制模块，扩大了锁相环的锁频范围。
1 系统结构及工作机理系统结构及工作机理
电荷泵锁相环通常由鉴频鉴相器（PFD）、电荷泵电路（CP）、低通滤波器（LPF）、压控振荡器（VCO）以及分频器
（FD）构成。本文设计的锁相环系统结构如图1所示，环路具体工作原理为：通过检测PFD输入端的参考信号fref与环路反馈
信号fdiv的相差和频差，输出相应的电压信号VUP和VDN,来控制CP的工作状态。电荷泵电路将UP和DN信号转换为压控振荡
器的控制电压VC输出。VC通过LPF滤除高频分量，输出直流电平，终作为压控振荡器的控制信号。随着鉴频鉴相器的两路输
入信号间的频差与相差不断减小，VC为某一恒定的电压值时，环路达到锁定状态。
图1 电荷泵锁相环结构
设计时增加了倍频控制（multiple frequencycontrol,MFC）模块，与分频器和压控振荡器配合使用，通过控制位的逻辑输
入，一方面可以编程锁频倍数，控制整个环路的倍频数；另一方面可以控制VCO差分延迟单元的跨导，从而改变VCO的电压
增益调节其输出范围。
图2 给出了图 1电路的线性等效模型。图中：Ip为电荷泵电流；F（s）为滤波器传输函数；KVCO为压控振荡器的增益；
N为分频比；φin为输入参考相位；φout为输出相位；φdiv为分频后的反馈相位。
评论0