基于基于FPGA的的MSK调制解调器设计与应用调制解调器设计与应用
基于FPGA的MSK调制解调器设计与应用,计和时序仿真。硬件部分在Altera公司EP2C15AF256C8NFPGA上实
现。结果表明，数字MSK调制解调器具有相位连续，频带利用率高的优点。关键词：现场可编程逻辑阵列，最
小频移键控，调制，时序仿真Abstract:
数字调制解调器在点对点的数据传输中得到了广泛的应用。通常的二进制数字调制解调
器是建立在模拟载波上的，在电路实现时需要模拟信号源，这会给全数字应用场合带来不方便。本文分析了MSK（最小频移
键控）数字调制信号特征，提出一种全数字固定数据速率MSK调制解调器的设计方法，应用VHDL 语言进行了模块设计和时
序仿真。硬件部分在Altera公司 EP2C15AF256C8N
1 数字数字MSK 调制的载波频率与相位常数调制的载波频率与相位常数
最小频移键控MSK ( Minimum Frequency Shift Keying ) 是二进制连续相位FSK 的一
种特殊形式。有时也称为快速频移键控(FFSK)。MSK 调制方式能以最小的调制指数(0.5)获得正交信号， 同时MSK 比2PSK
的数据传输速率高，且在带外的频谱分量要比2PSK 衰减更快。
MSK 是恒定包络连续相位频率调制，其信号的表示式为
MSK 调制必须同时满足调制指数0.5 和相位连续条件，由MSK 信号表示可知，为了使调
制指数为0.5，MSK 信号的两个频率应分别为：
上式反映了MSK 信号前后码元区间的约束关系。MSK 信号在第k 个码元的相位常数不仅与当前码元的取值有关，而且还与
前一个码元的取值及相位常数有关。在数字载波的情况下，上述条件等同于根据前一码元的相位，选择当前码元的相位是同相
或反相，以保证数字MSK信号的相位连续。
2 数字数字MSK 调制解调器调制解调器FPGA 模块实现模块实现
用FPGA 实现的MSK 调制器模块如图1 所示。
图1 MSK 调制器模块
图中预分频器和“0”、“1”码分频器组成载波发生器，在输入码序列同步信号的控制下
分别产生“0”码和“1”码的数字载波。为了方便设计与调整，预分频器设置2 级分频电路，分频系数分别为D1 和D2，从分频效
率考虑，D1 和D2 的乘积应为总分频系数的最大公共因子。“0”码和“1”码分频器的分频系数C1、C2 的设置必须满足调制指数
0.5 的条件。输入调制信号数字序列控制2 选1 多路选择器，选出对应输入码流中“0”、“1”码元的数字载波。相位检测模块与第
二级2 选1 多路选择器、码长分频器和反相器组成连续相位形成电路。在前面确定“0”、“1”码元的数字载波时，每个码元的载
波周期数也随之确定， 其中“0”、“1”数字载波相位差固定为180°，因此可以简单地用0、1 来表示2 个载波相位。在相位检测模
块中，码长分频器作为1bit 延时的时钟信号，输入数字信号延迟一码元信号D-1 与前次产生的2 选1 选择器控制信号S 比较，
得到前一码元结束时的相位Q-1，其结果如表1 所示。
评论0