基于基于CY7C68013A的的FPGA配置和通信接口设计配置和通信接口设计
为了同时实现计算机对FPGA进行在线配置和高速数据传输，提出了一种基于CY7C68013A芯片的USB2.0接口
设计方案。介绍了以CY7C68013A芯片为核心的系统硬件电路设计和软件编程，详细分析了CY7C68013A固件
程序设计方法。CY7C68013A芯片在配置FPGA时受芯片内部CPU控制，配置速度为6 Mb/s，而在数据传输时
采用从属FIFO模式以实现高速数据通信。该方案可以广泛应用到软件无线电项目开发中。
通用串行总线（USB）因具有传输速度快、支持热插拔、易于扩展以及即插即用等优点，已经成为计算机与外部设备进行
数据交换的常用接口。USB控制器是一种集成了USB总线协议的微控制器，利用USB控制器，用户可以在不深入了解USB协
议的情况下设计完整的USB接口，这也促进了USB接口的广泛应用[1]。
目前，
1 系统总体设计系统总体设计
系统总体框图如图1所示，系统主要包括以USB控制器为控制核心的USB接口设备、PC机上的应用软件和驱动程序以及相
关的固件程序[2]。系统工作原理如下：ISE软件生成的FPGA配置文件由下载软件下载到USB接口设备中，由
2 系统硬件设计系统硬件设计
2.1 CY7C68013A器件器件
系统中的USB控制器选择CYPRESS公司EZ-USB FX2LP系列的CY7C68013A单片机，它主要包括USB2.0收发器、智能串
行接口引擎（SIE）、增强型8051微处理器、16 KB的RAM、4 KB的FIFO存储器、地址和数据总线、I/O口、I2C控制器和通
用可编程接口（GPIF）。
CY7C68013A的串行接口引擎负责完成独立串行数据的编解码、差错控制、位填充等与USB协议有关的功能，简化了固件
程序的开发；通用可编程接口支持所有通用的总线标准，可与外部ASIC、DSP等直接连接。CY7C68013A芯片内部包含3个
固定的、64 B端点缓冲区，分别是EP0、EP1IN和EP1OUT。其中，EP0是默认的控制传输端点，EP1IN和EP1OUT支持快传
输、中断传输和同步传输，它们只能由8051内核的固件访问；另外还有4 KB的可配置端点缓冲区，分别是EP2、EP4、EP6
和EP8，它们是大容量宽带的数据传输端点，无需8051固件干涉便可与外围电路完成高速数据传输。这4个端点具有非常灵活
的配置方式，可以适应多种场合下的宽带要求。
2.2 硬件电路硬件电路
系统硬件电路如图2所示。CY7C68013A控制器工作在从属FIFO模式，I2C总线上连接一片EEPROM芯片(24LC64)。
CY7C68013A的固件程序由EEPROM烧写器烧写到24LC64中，上电后自动加载到内部RAM中。FD是双向的数据传输总线。
FLAGA、FLAFB、FLAGC是FIFO标志管脚，指示FIFO的空满程度，保证数据的有效存取。FIFO_ADR[1:0]用于选择与FD连
接的4个端点缓冲区。SLRD和SLWR分别作为FIFO的读写选通信号，SLOE用于使能数据总线FD的输出。PKTEND是
CY7C68013A向PC发送数据的控制端。IFCLK是48 MHz的接口时钟，由芯片内部产生，控制FPGA配置数据的的读取。PE0
与FPGA的PROG引脚相连，是FPGA初始化控制引脚；PE1与FPGA的RDWR引脚相连，是FPGA配置数据的读写选择端；
PE2与FPGA的DONE引脚相连，是FPGA配置成功指示信号。FPGA的配置模式管脚M[2:0]=011，将FPGA设置成从机串行模
式[3-4]。
3 系统软件设计系统软件设计
3.1 CY7C68013A固件程序设计固件程序设计
CY7C68013A的固件程序是指在芯片内部RAM运行的程序代码，它是
评论0