基于基于FPGA的阵列信号数据采集系统的阵列信号数据采集系统
针对阵列信号数据采集系统设计要求具有幅相一致、速度快、大数据量的特点,设计了一种基于FPGA的阵列信
号数据采集系统。该系统以同步采样A/D转换器为核心,配合基于FPGA的控制单元,完成128路阵列信号同步
采样功能。同时采用88E1111作为网络PHY芯片,完成与上位机之间的千兆位UDP通信,实现大数据量高速传
输功能。经测试,系统实现了对128路阵列信号的采集与传输,具有良好的幅度一致性、相位一致性以及快速、
稳定的特点。
0 引言引言
阵列信号处理是信号处理领域的一个重要分支,在雷达、声纳、无线通信等许多领域中有着广泛的应用
[1]
。其中,多通道同
步采集与大数据量的高速传输是阵列信号处理中一个相当重要的环节。
现有的采集系统大多存在如下问题
[2-5]
:(1)通道路数较少,通常为几路或十几路,难以满足阵列信号多达上百路信号采集的
需求。(2)数据传输速率较低,以以太网传输为例,大部分仍采用百兆传输速率,鲜有采用千兆甚至更高的传输速率,难以满
足阵列信号大数据量的高速传输需求。(3)系统结构复杂,需要多种处理器相互协作,对系统的设计、测试以及部署提出了很
大的挑战。
本设计较现有的
1 系统总体设计系统总体设计
1.1 系统的设计思路系统的设计思路
系统的设计主要围绕以下三点展开:
(1)满足系统功能需求。主要满足多通道、同步采集以及数据传输这三个功能需求。
(2)满足系统精度需求。主要满足通道的分辨率、采样率、通道数的需求,满足系统幅度一致性和相位一致性的需求,以
及满足多通道数据实时传输的需求。
(3)降低系统复杂度。即在保证满足(1)和(2)的前提下,尽可能减少A/D转换芯片的个数以及减少处理器的个数。
1.2 系统的设计方案系统的设计方案
系统整体原理图如图1所示。128路模拟信号经过滤波模块后,由A/D转换模块进行同步采样,将模拟信号转换为数字信
号,该数字信号在控制模块控制下,通过网络传输模块、按照UDP协议在光纤中进行传输,从而实时上传到计算机中进行显
示、存储以及处理等。控制模块是系统的控制中心,不仅完成A/D转换器的控制,同时还完成数据信号的缓存、UDP传输协议
实现以及网络传输芯片的控制。
2 系统的硬件设计系统的硬件设计
2.1 滤波模块滤波模块
滤波模块选用TI公司OPA4140搭建有源滤波器,对输入信号进行有源滤波,将输入的差分信号转成单端信号,同时完成与
后端A/D转换模块的阻抗匹配。OPA4140是一款精密、低噪声、轨对轨输出的JFET放大器,适用于搭建有源滤波器及构建数
据采集系统等。OPA4140电路如图2所示。图中仅展示了一个通道,其他通道相同。为了保证通道间的幅值一致性,所有电阻
均选用0.01%精度。