TLV3501应用电路及其电路图应用电路及其电路图
本文主要内容包括：TLV3501管脚/引脚配置、TLV3501应用电路等。
TLV3501管脚/引脚配置：
SO—8：脚1：NC
脚2：反相输入端
脚3：同向输入端
脚4：负电源输入端
脚5：NC
脚6：输出端
脚7：正电源输入端
脚8：关断信号控制端
对于SOT23-6封装由上图可以看出引脚1是由定向的包装标记。 SO-8比SOT23-6封装多了两个NC引脚，NC引脚为空脚，没
有内部的电路连接。
TLV3501应用电路：
TLV3501和TLV3502均配备高速响应，包括内部的滞后，以提高抗噪性能与扩展0.2V超出电源轨的输入共模范围为6mV。
关断
一个停机引脚允许器件进入空闲状态时，它是不使用。当关断引脚为高电平时，芯片的电流大约为2μA，输出变为高阻抗。当
关断引脚为低电平时，TLV3501是有效的。当不使用TLV3501关机功能，只需连接关断引脚到最负电源，如图1。大约需要
100ns的走出来的关断模式。该TLV3502不具备关断功能。
TLV3501应用电路图
工作电压
TLV3501比较器用于指定从+2.7V至+5.5 V单电源(或±1.35V双电源至±2.75V)在-40°C至+125°C的温度范围内时芯片运行低于
这个范围时不是特定的性能。
增加外部迟滞
该TLV350x拥有强劲的性能与良好的布局使用性。然而，比较器输入具有指定的偏移电压(±5mV的)范围内的小抗干扰能力。
对于缓慢移动的或有噪声的输入信号时，比较器输出可以显示多个开关作为输入信号移动的开关阈值。在这种应用
中，TLV350x的内部迟滞的可能为6mV或更大。在更大的抗噪性需要的情况下，外部滞后可通过添连接少量的反馈到正输
入。图2显示了用于引入额外的滞后为25mV，共计31mV滞后5V单电源供电时的典型拓扑。总滞后是由下式
切换比较器的输出所需要的转变电压的值，通过增大阈值区域，从而降低噪声干扰。
过电压保护
芯片的输入会通过“静电外释”二极管，如果输入电压超过电源约300mV时将受到保护。瞬时电压大于电源300mV是可以的，可
以通过串联一个小的电阻到芯片，将输入电流限制在10mA，如图3。
振荡器
TLV350x可以很容易地配置为简单和廉价的弛张振荡器。在图4中，R2的网络设置在三分之一到三分之二的跳闸阈值。因为这
是一个高频电路，电阻器的值是相当低，以最小化电容的影响。三分之一的V +的三分之二之间的正输入端候补取决于输出是
否低或高。充电时间(或放电)是0.69R1C。因此，该期间是1.38R1C。为62pF和图4中所示1kΩas，输出被计算为10.9MHz。
这种电路的一个实施振荡在9.6MHz。寄生电容和元件容差讲解理论与实际性能之间的差异
PCB布局
weixin_38513794
- 粉丝: 1
- 资源: 947
我的内容管理
收起
- 我的资源
快来上传第一个资源
我的收益 登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏 
我的下载 
下载帮助
会员权益专享
最新资源
- Xilinx SRIO详解.pptx
- Informatica PowerCenter 10.2 for Centos7.6安装配置说明.pdf
- 现代无线系统射频电路实用设计卷II 英文版.pdf
- 电子产品可靠性设计 自己讲课用的PPT，包括设计方案的可靠性选择，元器件的选择与使用，降额设计，热设计，余度设计，参数优化设计 和 失效分析等
- MPC5744P-DEV-KIT-REVE-QSG.pdf
- 通信原理课程设计报告（ASK FSK PSK Matlab仿真--数字调制技术的仿真实现及性能研究）
- ORIGIN7.0使用说明
- 在VMware Player 3.1.3下安装Redhat Linux详尽步骤
- python学生信息管理系统实现代码
- 西门子MES手册 13 OpcenterEXCR_PortalStudio1_81RB1.pdf
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
评论1