没有合适的资源?快使用搜索试试~ 我知道了~
首页嵌入式系统技术基础与实践.pdf
嵌入式系统技术基础与实践.pdf
需积分: 48 16 下载量 151 浏览量
更新于2023-05-13
评论
收藏 6.94MB PDF 举报
里面的内容是单片机TMSF28027一些库函数的介绍(禁止商用),配套上传的库函数的使用,仅分享(禁止商用)给有需要的人使用,去设计属于自己的库函数。
资源详情
资源评论
资源推荐
第一章:第
1
页
复位按钮;
✓ 独立运行时: 设置为 Mode3 , 也就是拨码开关 1/2/3 设置为
1 个串行通信选通开关;
1.1.1
如图
LaunchPad
3 拨到 ON 位置。
道、 、 位 、 、 、 等外设。
实验板
,具有 位字 片载闪存、 位字 、 路 通
引导模式选择 见表 引导模式选择。
常用的两种情况:
个 显示灯 对应引脚 、 、 、 ;
微控制器实时控制编程领域。基于 的
1.1 所示,LaunchPad 的特点:
第 1 章 TMS320F28027 LaunchPad 实验平台
1.1 硬件平台
C2000 Piccolo LaunchPad 是体积小巧的评估平台,旨在帮助学习者跨入
C2000 Piccolo Piccolo TMS320F28027
LaunchPad 32K(16 ) 6K SARAM(16 ) 8 ePWM
eCAP 12 ADC I
2
C SPI UART
集成了隔离式的 XDS100 JTAG 仿真器,使编程和调试简单易行;
1 个可编程开关 -- 对应引脚 GPIO12;
4 LED ---- GPIO0 GPIO1 GPIO2 GPIO3
---- 1.1
✓ 在
高,
CC
也
S
就
软
是
件
拨
平
码
台
开
下
关
,外接仿真器进行仿真或编程:必须把/TRST 置
ON/ON/OFF。
4 个引脚外接端子:J1、J2、J5、J6。端子对应的引脚见表 1.2、表 1.3。
第一章:第
2
页
图
1.1 LaunchPad
示意图
表
1.1
引导模式选择
表
1.2 J1
、
J5
端子引脚
GPIO37 TDO
GPIO34
/TRST
Mode EMU
×
×
1
Emulation Boot(
仿真模式
)
Mode 0
0
0
0
Parallel I/O
Mode 1
0
1
0
SCI
Mode 2
1
0
0
Wait
Mode 3
1
1
0
GetMode
(获取模式)
第一章:第
3
页
1.1.2
系
时
统
钟
时
的
钟
配置
是
工作的心脏, 提供给各个模块工作的节拍信号。
接外接时钟信号。在 TMS320F2802x 芯片中,为了节省引脚数量,芯片提供了 2
信号产生有两个主要的参数需要确定。其一就是振荡器的选择,其二就是锁相环
的参数设置。
以根据选定的系统时钟频率来设置锁相环倍频参数。
定义模块句柄指针:
块的地位
TI
是平等的。在本书是以句柄指针来管理模块寄存器组的,这里我们指出
验
路
平
内
台
部
就
振
是
荡
采
器
用
可
内
供
部
选
振
择
荡
,
器
这 2 路振荡器的工作频率是 10MHz,本书所采用的实
表
1.3 J2
、
J6
端子引脚
TMS320F28027 提供
M
了
CU
灵活的方式来产生系统时钟信号 SYSCLKOUT。系统时钟
(1)
传
振
统
荡
方
器
式
选
,
择
芯片提供外接振荡器的接口来实现内部振荡电路的工作,或者直
(2)
锁相环 PLL 参数设置
1 来产生时钟信号的。
对振荡
在
器
TM
工
S
作
32
产
0F
生
28
的
02
时
x
钟
芯
信
片
号
系
进
统
行
时
倍
钟
频
工
,
作
这
频
项
率
工
一
作
般
由
是
锁
4
相
0~
环
6
电
0M
路
H
来
z。
完
这
成
样
,
就
用
需
户
要
可
(3)
在
软件
最
实
新
现
的软件构架中,时钟和锁相环都是以模块的形式出现,和其他模
给
操
出
作
时
步
钟
骤
句
如
柄
下
指
:
针和锁相环句柄指针使用,具体的构建过程参看其他模块。具
体
第一章:第
4
页
第一章:第
5
页
➢ PLL 参数的设置
➢ 内部振荡器 1 的选择:
➢ 模块句柄指针的初始化:
PLL 倍频参数得到最好的系统时钟信号 SYSCLKOUT,该信号的工作频率是
;
;
4 个步骤,通过选择内部振荡器 1(工作频率 10MHz)和设置
1.2。相应的函数在各个模块中进行介绍。
需要把该 系统时钟信号使能,提供设置寄存器 实现。系统
时钟和各模块的关联图见图
模块和 模块,它们需要对系统时钟进行降频为低速时钟信号 。
返回值:无;
clkHandle:CLK 模块句柄指针;
6
(
0MHz 的。
(5)
在
低速模块时钟信号 LSPCLK 的生成
CLK_Handle myClk;
PLL_Handle myPll
myClk = CLK_init((void *)CLK_BASE_ADDR, sizeof(CLK_Obj));
myPie = PIE_init((void *)PIE_BASE_ADDR, sizeof(PIE_Obj))
CLK_setOscSrc(myClk, CLK_OscSrc_Internal);
经过
P
上
L
述
L_
的
setup(myPll, PLL_Multiplier_12, PLL_DivideSelect_ClkIn_by_2);
4)
为
系
了
统
达
时
到
钟
节
信
能
号
目
的
的
使
,
能
对时钟提供一种机制,就是需要工作的模块才提供
时钟信号,缺省情况下时钟
TI
信号是被禁止的。这样需要使用 MCU 的功能模块就
PCLKCR0/1/2
MCU 中大部分的模块都是使用系统时钟信号 SYSCLKOUT,在低速模块,
SCI SPI LSPCLK
为实现这一目的,需要调用函数 CLK 模块中的函数 CLK_setLowSpdPreScaler。
*
函
**
数
**
原
**
型
**
:
***********************************************************
void CLK_setLowSpdPreScaler(CLK_Handle clkHandle,
入口参数:
const CLK_LowSpdPreScaler_e preScaler)
preScaler:分频
为
系
:
数。分频系数由枚举变量 CLK_LowSpdPreScaler_e 定义,取值
CLK_LowSpdPreScaler_SysClkOut_by_1 // LSPCLK = YSCLKOUT/1
CLK_LowSpdPreScaler_SysClkOut_by_2 // LSPCLK = SYSCLKOUT/2
CLK_LowSpdPreScaler_SysClkOut_by_4 // LSPCLK = SYSCLKOUT/4
CLK_LowSpdPreScaler_SysClkOut_by_6 // LSPCLK = SYSCLKOUT/6
CLK_LowSpdPreScaler_SysClkOut_by_8 // LSPCLK = SYSCLKOUT/8
CLK_LowSpdPreScaler_SysClkOut_by_10 // LSPCLK = SYSCLKOUT/10
CLK_LowSpdPreScaler_SysClkOut_by_12 // LSPCLK = SYSCLKOUT/12
CLK_LowSpdPreScaler_SysClkOut_by_14 // LSPCLK = SYSCLKOUT/14
如
剩余259页未读,继续阅读
龙晨天
- 粉丝: 3w+
- 资源: 6
上传资源 快速赚钱
- 我的内容管理 收起
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
会员权益专享
最新资源
- zigbee-cluster-library-specification
- JSBSim Reference Manual
- c++校园超市商品信息管理系统课程设计说明书(含源代码) (2).pdf
- 建筑供配电系统相关课件.pptx
- 企业管理规章制度及管理模式.doc
- vb打开摄像头.doc
- 云计算-可信计算中认证协议改进方案.pdf
- [详细完整版]单片机编程4.ppt
- c语言常用算法.pdf
- c++经典程序代码大全.pdf
- 单片机数字时钟资料.doc
- 11项目管理前沿1.0.pptx
- 基于ssm的“魅力”繁峙宣传网站的设计与实现论文.doc
- 智慧交通综合解决方案.pptx
- 建筑防潮设计-PowerPointPresentati.pptx
- SPC统计过程控制程序.pptx
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论0