ARM-MMU中文手册_arm中cache用法 - CSDN文库

存储器管理单元

需积分: 49 513 浏览量更新于2023-05-26 评论收藏 893KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

第三章存储器管理单元

本文描述基于存储器管理单元的系统结构, 包含以下内容：

 关于存储器管理单元的结构



 存储器访问的顺序



 转换过程



 访问权限



 域



 异常



 CP15 寄存器

Page 2 of 2

遍历结果被高速缓存在一个或多个叫作 Translation Lookaside Buffers(TLBs)的

结构中。通常在 ARM 的实现中每个内存接口有一个 TLB。

 有一个存储器接口的系统通常有一个唯一的 TLB



 指令和数据的内存接口分开的系统通常有分开的指令 TLB 和数据 TLB

如果系统有高速缓存，高速缓存的数量也通常是由同样的方法确定的。所以在高

速缓存的系统中，每个高速缓存一个 TLB。

当存储器中的转换表被改变或选中了不同的转换表(通过写 CP15 的寄存器 2)，先

前高速缓存的转换表遍历结果将不再有效。 MMU 结构提供了刷新 TLB 的操作。

MMU 结构也允许特定的转换表遍历结果被锁定在一个 TLB 中，这就保证了对相关

的存储器区域的访问绝不会导致转换表遍历，这也对那些把指令和数据锁定在高速

缓存中的实时代码有相同的好处。

3.2 存储器访问的顺序

当 ARM 要访问存储器时，MMU 先查找 TLB 中的虚拟地址表，如果 ARM 的结构支

持分开的地址 TLB 和指令 TLB，那么它用：

 取指令使用指令 TLB



 其它的所有访问类别用数据 TLB

如果 TLB 中没有虚拟地址的入口，则转换表遍历硬件从存在主存储器中的转换表

中获取转换和访问权限，一旦取到，这些信息将被放在 TLB 中，它会放在一个没

有使用的入口处或覆盖一个已有的入口。关于转换表的信息和转换表遍历的实现参

见转换过程一节。

一旦为存储器访问的 TLB 的入口被拿到,这些信息将被用于：

1. C（高速缓存）和 B（缓冲）位被用来控制高速缓存和写缓冲，并决定是否高速

缓存。（如果系统中没有高速缓存和写缓冲，则对应的位将被忽略）

2. 访问权限和域位用来控制访问是否被允许。如果不允许，则 MMU 将向 ARM 处

理器发送一个存储器异常；否则访问将被允许进行。

访问权限、域和异常几节有详细描述。

Page 4 of 4

剩余30页未读，继续阅读

评论0

chelseablue1905

粉丝: 10
资源: 4

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈