基于FPGA和Verilog_HDL的交通灯设计.pdf - CSDN文库

需积分: 20 169 浏览量更新于2023-05-14 4 收藏 63KB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源推荐

基于 FPGA和 Verilog HDL的交通灯控制器设计

芯随心动 2009.4.28

1

中文摘要与关键词

摘要

：Verilog HDL作为一种规范的硬件描述语言,被广泛应用于电路的设计中。

他的设计描述可被不同的工具所支持,可用不同器件来实现。利用 Verilog HDL语言自顶

向下的设计方法设计交通灯控制系统，使其实现道路交通的正常运转，突出了其作为硬件

描述语言的良好的可读性、可移植性和易理解等优点，并通过 Quartus II完成综合、仿

真、进行管脚分配、绘出仿真波形及 RTL原理图。此程序通过下载到 FPGA芯片后,可应用

于实际的交通灯控制系统中。

关键词

：Verilog HDL；硬件描述语言；状态；FPGA

基于 FPGA和 Verilog HDL的交通灯控制器设计

芯随心动 2009.4.28

3

第一章绪论

近 20年来，电子系统的设计方法都发生了深刻的变化。在以前，数字系统多才用搭

积木的方式设计的，即由一些固定的功能的器件加上一定的外围电路构成模块，由这些模

块在进一步构成各种功能的电路。构成系统的“积木快”是固定的，用户只能根据需要从

标准器件中选出最合适的，并按照推荐的电路搭成系统。在设计几乎没有灵合性可言，设

计一个系统所需的芯片种类数量越来越多。

而 FPGA(现场可编程阵列)等 PLD器件和 EDA技术的出现改变了传统的设计思路，使人

们可以通过设计芯片来实现各种不同的功能电路。新的设计方法能够有设计者自己定义器

件的内部逻辑合管脚，将原来有电路板设计完成的工作大部分放在芯片的设计中进行。这

样就可以通过芯片设计实现各种数字逻辑功能，而且由于管脚定义的灵合性，大大地减轻

了原理图和印制电路板设计的工作量和难度，还增加了设计的自由度，提搞了效率。同时

减少了所用芯片的种类和数量，缩小了体积，降低了功耗，提高了系统的可靠性。基于 FPGA

和 EDA技术的优越性，科研人员致力于有关方面的研究，1985年 Xilinx推出自己的第一

片 FPGA，到今天，FPGA已经从最初的 1000多个可用门发展到现在的百万门以上，工艺尺

寸也达到了 0.15微米的深亚微米级，金属布线层数也达到了 7层以上。Atlera先后推出

了 MAX 7000、MAX 9000、FLEX 10K、ACEX 1K APEX 20k、APEX-E、Mercury Devices、Straix

Devices、Cyclone等器件系列，其集成度不断提高，可用门数已达到百万门以上。在器件

中，除集成各种逻辑门和寄存器外，还植入了嵌入式系统块，可构成 RAM 、ROM 、FIFO

或者 CAM等储存器，也可以用作乘积项以实现一般的逻辑功能。

当前基于 EDA技术的设计中，有两种基本的设计思路，一种是自上而下的设计思路，

一种是自下而上的设计思路。Top-down设计，即自上而下的设计，这种设计方法首先从系

统设计入手，在顶层进行功能框图的划分和结构设计，在功能级别进行仿真、纠错，并用

硬件描述语言对高层次的系统行为进行描述，然后用综合工具将设计转化为具体门电路网

表，其对应的物理实现可以是 PLD器件或专用集成电路(ASIC)。由于设计的主要仿真和调

试是在高层次上完成的，这不仅有利于早期发现结构设计错误，避免设计工作的浪费，而

且也减少了逻辑功能仿真的工作量，提高了设计的一次成功的效率。在 Top-down设计中，

将设计分成系统级、功能级、门级、开关级等几个不同的层次，按照自上而下的顺序，在

剩余23页未读，继续阅读

TTABCDTT

粉丝: 4
资源: 9

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈