没有合适的资源?快使用搜索试试~ 我知道了~
首页1_系统分析师历年真题讲解.pdf
循环冗余校验码(Cyclic Redundancy Check ,CRC)是数据通信领域中最常用的一种差错校验码, 该校验方法中,使用多项式除法(模2 除法)运算后的余数为校验字段。若数据信息为n位,则将其 左移k 位后,被长度为 k+1位的生成多项式相除,所得的k位余数即构成k 个校验位,构成n+k位编 码。若数据信息为1100,生成多项式为 X3+X+1 (即1011) ,则CRC编码是
资源详情
资源评论
资源推荐

您现在的位置:希赛网>云阅读>系统分析师考试试题分类精解(2017版)>试题1(2017年上半年试题14)
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年08月22日
试题1(2017年上半年试题14)
本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年08月22日
试题2(2017年上半年试题15)
循环冗余校验码(CyclicRedundancyCheck,CRC)是数据通信领域中最常用的一种差错校验码,
该校验方法中,使用多项式除法(模2除法)运算后的余数为校验字段。若数据信息为n位,则将其
左移k位后,被长度为k+1位的生成多项式相除,所得的k位余数即构成k个校验位,构成n+k位编
码。若数据信息为1100,生成多项式为X
3
+X+1(即1011),则CRC编码是()。
(14)A.1100010
B.1011010
C.1100011
D.1011110
试题分析
本题考查的是CRC循环校验码的编码。
编码流程为:
1、在原始信息位后加k个000,即1100000。
2、将1100000与生成多项式1011做模2除法,得到余数为010。
3、将原始信息位与余数连接起来得到:1100010。
试题答案
(14)B
版权方授权希赛网发布,侵权必究
执行CPU指令时,在一个指令周期的过程中,首先需从内存读取要执行的指令,此时先要将指令的
地址即()的内容送到地址总线上。
(15)A.指令寄存器(IR)
B.通用寄存器(GR)
C.程序计数器(PC)
D.状态寄存器(PSW)
试题分析
本题考查计算机组成原理的CPU寄存器。备选答案中的多种寄存器中PC负责记录要执行的指令地
址。所以应把PC中的内容送到地址总线上。
试题答案
(15)C

上一节 本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年08月22日
试题3(2017年上半年试题16)
上一节 本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年08月22日
试题4(2017年上半年试题17)
版权方授权希赛网发布,侵权必究
流水线的吞吐率是指流水线在单位时间里所完成的任务数或输出的结果数。设某流水线有5段,有1
段的时间为2ns,另外4段的每段时间为1ns,利用此流水线完成100个任务的吞吐率约为()
个/s。
(16)A.500×10
6
B.490×10
6
C.250×10
6
D.167×10
6
试题分析
本题考查组成原理中的流水线技术。
流水线执行100个任务所需要的时间为:
(2+1+1+1+1)+(100-1)*2=204ns
所以每秒吞吐率为:(100/204)*10
9
=490*10
6
注意:1秒=10
9
纳秒。
试题答案
(16)B
版权方授权希赛网发布,侵权必究
以下关于复杂指令集计算机(ComplexInstructionSetComputer,CISC)的叙述中,正确的是
()。
(17)A.只设置使用频度高的一些简单指令,不同指令执行时间差别很小
B.CPU中设置大量寄存器,利用率低
C.常采用执行速度更快的组合逻辑实现控制器
D.指令长度不固定,指令格式和寻址方式多
试题分析
指令系统类型 指令 寻址方式 实现方式 其它
CISC(复杂)
数量多,使用频率差别
大,可变长格式
支持多种
微程序控制技术
(微码)
研制周期长

上一节 本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年08月22日
试题5(2017年上半年试题18)
上一节 本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年01月10日
试题6(2016年上半年试题15)
RISC(精简) 数量少,使用频率接
近,定长格式,大部分
为单周期指令,操作寄
存器,只有Load/Store
操作内存
支持方式
少
增加了通用寄存
器;硬布线逻辑
控制为主;适合
采用流水线
优化编译,有
效支持高级语
言
试题答案
(17)D
版权方授权希赛网发布,侵权必究
在高速缓存(Cache)-主存储器构成的存储系统中,()。
(18)A.主存地址到Cache地址的变换由硬件完成,以提高速度
B.主存地址到Cache地址的变换由软件完成,以提高灵活性
C.Cache的命中率随其容量增大线性地提高
D.Cache的内容在任意时刻与主存内容完全一致
试题分析
本题考查的是计算机组成原理中的Cache存储器。
Cache与主存之间的映射采用的是硬件方式完成的,其目的是提高速度。
试题答案
(18)A
版权方授权希赛网发布,侵权必究
某浮点数格式如下:7位阶码(包含一个符号位),9位尾数(包含一个符号位)。若阶码用移码、
尾数用规格化的补码表示,则浮点数所能表示数的范围是()。
(15)A.-2
63
~(1-2
-8
)×2
63
B.-2
64
~(1-2
-7
)×2
64
C.-(1-2
-8
)×2
63
~2
63
D.-(1-2
-7
)×2
64
~(1-2
-8
)×2
63
试题分析

上一节 本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年01月10日
试题7(2016年上半年试题16)
上一节 本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年01月10日
试题8(2016年上半年试题17)
试题答案
(15)A
版权方授权希赛网发布,侵权必究
Cache的替换算法中,()算法计数器位数多,实现困难。
(16)A.FIFO
B.LFU
C.LRU
D.RAND
试题分析
(1)随机算法。这是最简单的替换算法。随机法完全不管cache块过去、现在及将来的使用情况,
简单地根据一个随机数,选择一块替换掉。
(2)先进先出(FirstInandFirstOut,FIFO)算法。按调入cache的先后决定淘汰的顺序,即在
需要更新时,将最先进入cache的块作为被替换的块。这种方法要求为每块做一记录,记下它们进入
cache的先后次序。这种方法容易实现,而且系统开销小。其缺点是可能会把一些需要经常使用的程
序块(如循环程序)替换掉。
(3)近期最少使用(LeastRecentlyUsed,LRU)算法。LRU算法是把CPU近期最少使用的块作
为被替换的块。这种替换方法需要随时记录cache中各块的使用情况,以便确定哪个块是近期最少使
用的块。LRU算法相对合理,但实现起来比较复杂,系统开销较大。通常需要对每一块设置一个称
为“年龄计数器”的硬件或软件计数器,用以记录其被使用的情况。
(4)最不经常使用页置换(LeastFrequentlyUsed(LFU))算法,要求在页置换时置换引用计数
最小的页,因为经常使用的页应该有一个较大的引用次数。但是有些页在开始时使用次数很多,但
以后就不再使用,这类页将会长时间留在内存中,因此可以将引用计数寄存器定时右移一位,形成
指数衰减的平均使用次数。LFU的复杂度以及计数器规模都比LRU大,LRU只关注近期访问情况,而
LFU会统计累计访问次数作为淘汰的依据。
试题答案
(16)C
版权方授权希赛网发布,侵权必究

上一节 本书简介 下一节
第1章:计算机组成与体系结构 作者:希赛软考学院来源:希赛软考学院2017年01月10日
试题9(2016年上半年试题60-61)
以下关于总线的说法中,正确的是()。
(17)A.串行总线适合近距离高速数据传输,但线间串扰会导致速率受限
B.并行总线适合长距离数据传输,易提高通信时钟频率来实现高速数据传输
C.单总线结构在一个总线上适应不同种类的设备,设计复杂导致性能降低
D.半双工总线只能在一个方向上传输信息
试题分析
按照总线中数据线的多少,可分为并行总线和串行总线。并行总线是含有多条双向数据线的总线,
它可以实现一个数据的多位同时传输,总线中数据线的数量决定了可传输一个数据的最大位数(一
般为8的倍数)。由于可以同时传输数据的各位,所以并行总线具有数据传输速率高的优点。但由于
各条数据线的传输特性不可能完全一致,当数据线较长时,数据各位到达接收端时的延迟可能不一
致,会造成传输错误,所以并行总线不宜过长,适合近距离连接。大多数的系统总线属于并行总
线;串行总线是只含有一条双向数据线或两条单向数据线的总线,可以实现一个数据的各位按照一
定的速度和顺序依次传输。由于按位串行传输数据对数据线传输特性的要求不高,在长距离连线情
况下仍可以有效地传送数据,所以串行总线的优势在于远距离通信。但由于数据是按位顺序传送
的,所以在相同的时钟控制下,数据传输速率低于并行总线。大多数的通信总线属于串行总线。
在单总线结构中计算机的各个部件均与系统总线相连,所以它又称为面向系统的单总线结构。在单
总线结构中,CPU与主存之间、CPU与I/O设备之间、I/O设备与主存之间、各种设备之间都通过系
统总线交换信息。单总线结构的优点是控制简单方便,扩充方便。但由于所有设备部件均挂在单一
总线上,使这种结构只能分时工作,即同一时刻只能在两个设备之间传送数据,这就使系统总体数
据传输的效率和速度受到限制,这是单总线结构的主要缺点。
试题答案
(17)C
版权方授权希赛网发布,侵权必究
使用Cache改善系统性能的依据是程序的局部性原理。程序中大部分指令是()的。设某计算机主
存的读/写时间为100ns,有一个指令和数据合一的Cache,已知该Cache的读/写时间为10ns,
取指令的命中率为98%,取数的命中率为95%。在执行某类程序时,约有1/5指令需要额外存/取一
个操作数。假设指令流水线在任何时候都不阻塞,则设置Cache后,每条指令的平均读取时间约为
()ns。
(60)A.顺序存储、顺序执行
B.随机存储、顺序执行
C.顺序存储、随机执行
D.随机存储、随机执行
(61)A.12.3
B.14.7
剩余426页未读,继续阅读









安全验证
文档复制为VIP权益,开通VIP直接复制

评论0