Xilinx_FPGA之Chipscope使用步骤基于ISE14.7_ISE14.7cdc - CSDN文库

需积分: 43 181 浏览量更新于2023-05-20 评论 4 收藏 1.24MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

1.建立工程

ChipScope是配合Xilinx Ise使用的片内逻辑分析工具，使用的第一步是建立ise工程文件，详细步骤可参考ise使用说

明。如果已有建好的ise工程，可跳过此步骤，打开已有工程即可。

建立工程时注意正确添加.v源文件和.ucf管脚配置文件。

2.插入及配置核

2.1运行Ise的Synthesize

单击选中sources栏中的顶层源文件，右键点击processs栏中的Synthesize，点击Run，进行代码综合。需综合通过

2.2 新建cdc文件

这里介绍的是ICON核和ILA核的使用方法。ILA核提供触发和跟踪功能，根据用户设置的触发条件捕获数据；然后在ICON的

控制下，通过边界扫描口将数据上传到PC；最后在Analyzer中显示出信号波形。

右键单击sources栏中顶层源文件，点击new source，选择chipscope definition and connection file，设好文件名及文

件路径，勾选add to project，然后一直点next完成建立。

2.3

配置核文件

双击sources栏中的刚刚建立的cdc文件，启动core inserter。点击两次next，进入ILA的设置界面，首先是trigger

parameters界面。

弹出netlist changed的提示框，点选ok刷新网表。通过number of input trigger ports可设置要观察波形的组数，通过

trigger width可设置每组观察的信号的数目。

点击next进入net connections界面。可以看到net connections端口列表显示红色字体，表示端口没有完全连接；当全部

端口都与具体信号连接时，字体变为黑色。

双击clock ports打开select net对话框。首先连接时钟信号，在右边net selections框中点clock signals，选择时钟的

信道CH0，在左下方的信号列表中找到时钟信号，单击选中，然后单击右下方make connections按钮，完成clk信号的连接。

变成了这样，说明添加完成。

点击next进入capture parameters界面。通过data depth可设置信号采集的时钟周期

数，采集数目越多，观察信号的时间越长。

Xilinx_FPGA之

Chipscope

2019

年

1

月

28

日

22:56

分区

Xilinx_FPGA

的第

1

页

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余4页未读，立即下载

评论0

秦依韵

粉丝: 414
资源: 11

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈