FPGA 上电过程
（1） 上电，FPGA 所有供电电压到达推荐电压后，包括 VCCPGM 和
VCCPD，Config_done 和 nStatus 为低电平。在所有供电电压到达推荐电
压之前 nConfig 保持低电平。所有 I/O 管脚连接到内部上拉电阻，清空配
置 RAM。VCCPGM 为配置输入 buffer 供电，不与普通 I/O buffers 共用，
在配置过程中，配置引脚的供电与 I/O 供电相互独立，VCCPGM 为
nCE、Config_done、nStatus、nConfig 等信号供电。VCCPD 给专用下载
引脚供电，JTAG 引脚（TCK,TMS,TDI,TDO），VCCPD 的电压可以是
2.5V，3.0V，3.3V。如果 JTAG 引脚所在的 BANK 的 VCCIO 电压是
2.5V，VCCPD 电压必须是 2.5V；如果 VCCIO 电压是 3V，VCCPD 电压
必须是 3V 或者 3.3V; 如果 VCCIO 电压是 3.3V，VCCPD 电压必须是
3.3V。
（2） 复位 POR 过程，FPGA 上电后经过一个 POR 后才开始整个配置流程。
POR 过程中 Config_done、nStatus 和 nConfig 均为低电平。复位过程完成
后 nConfig，nStatus 为高电平，Config_done 为低电平，FPGA 开始配置。
评论1