没有合适的资源?快使用搜索试试~ 我知道了~
首页DDR布局布线规则与实例【中为电子科技工作室】
DDR布局布线规则与实例【中为电子科技工作室】
需积分: 10 190 浏览量
更新于2023-05-29
评论
收藏 4.83MB PDF 举报
ddr3的布线规则 框图规则设置 T型拓扑和fly-by的区别 以及阻抗控制等
资源详情
资源评论
资源推荐

爱手册爱翻译 中为电子科技
1 / 23
DDR3布局布线
译自 飞思卡尔官方文档
Hardware Development Guide
for i.MX 6Quad, 6Dual, 6DualLite,
6Solo Families of
Applications Processors
IMX6 Serial Layout Recommendations
Document revision history
Date Revision Changes
2015-02-04 1.0 第一次撰稿

爱手册爱翻译 中为电子科技
2 / 23
目录
1. DDR原理性连接框图 ........................................................................................................... 3
2. DDR布局布线规则 ............................................................................................................... 4
3. DDR布线细节 ....................................................................................................................... 5
3.1 数据线的交换 ................................................................................................................ 6
3.2 DDR3(64bits)T 型拓扑介绍 ....................................................................................... 6
3.3 DDR3(64bits)Fly-by 型拓扑介绍 ............................................................................... 6
3.4 2GB DDR布局布线建议 ................................................................................................. 6
3.5 4GB DDR布局布线建议 ................................................................................................. 7
4. DDR布局布线实例 ............................................................................................................... 8
4.1 4 片 DDR T型拓扑实例 .................................................................................................. 8
4.2 8 片 DDR Fly-by型拓扑实例 ........................................................................................ 12
5. 高速信号布线建议 ............................................................................................................ 19
6. 地平面设计建议 ................................................................................................................ 19
7. DDR POWER布线建议 ........................................................................................................ 21
8. 参考 .................................................................................................................................... 23
9. 声明 .................................................................................................................................... 23

爱手册爱翻译 中为电子科技
3 / 23
1. DDR原理性连接框图
图 1、图 2 为 I.MX6DQ/SDL 与 DDR 连接框图,连接示意一目了然。
图 1 DDR3与 i.MX6DQ/SDL 连接示意图
图 2 LPDDR2与 i.MX6DQ/SDL 连接示意图

爱手册爱翻译 中为电子科技
4 / 23
2. DDR布局布线规则
DDR3 在布线中十分重要,它必须考虑阻抗匹配问题,通常单端为 50Ω,差分 100Ω。
图 3 给出了 DDR 及其去耦电容的最终布局,其中左图是顶层布局,右图为底层布局,
共计 4 片 DDR3芯片,顶层、底层各两片。 DDR应该尽量靠近 CPU,这样可以减小寄生参数
和传播延时。
图 3 DDR和去耦电容的布局
DDR3的有两种布线形式:一种是所有信号线等长,另一种是以字节为单位分组等长。
所有信号线等长布线, 该种布线方式在信号完整性上是最理想的, 在设置约束规则上是
简单的,但由于布线空间, 使得这种方法耗时费力, 甚至设计无法实现, 在此只是提及一下,
并不推荐使用该种方法。各信号线布线长度要求如表 1 所示。
表 1 所有信号线等长的布线方式
以字节为单位分组等长布线,该种布线方式以“小组”为单位作等长处理,实际工程当
中等长处理容易实现,但是这种方式约束规则较为复杂,毕竟每“小组”都需要一个约束规

爱手册爱翻译 中为电子科技
5 / 23
则。表 2 给出了以字节为单位分组等长布线要求。
表 2 以字节为单位分组等长
1. Clock(min):Clock的最短长度,因为它有一个± 5mil 的容差
最后,还有一个需要注意的是阻抗匹配问题,推荐单端 50Ω,差分 100Ω。
3. DDR布线细节
i.MX6 DDR 的布线,可以将所有信号分成 3 组:数据线组、地址线组和控制线组,每组
各自设置自己的布线规则,但同时也要考虑组与组之间的规则。
剩余22页未读,继续阅读

















安全验证
文档复制为VIP权益,开通VIP直接复制

评论0