Xilinx-FPGA配置的一些细节 - CSDN文库

需积分: 50 73 浏览量更新于2023-05-24 1 收藏 54KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源推荐

Xilinx FPGA 配置的一些细节

 年  月  日星期六 

0 参考资料

 !"!"!#"

在  的 ! 目录下有。

$%&'()* ++!+!,+-"'&&.".

/+0#1

在  网站上有，链接 022333""2,!2+2+."!

4*+/()* %&'+++

/'&/!"'&&1"1,#

在  网站上有，链接 022333""2,!2+2+1"!

注：此外 +5 和 +1 也是和配置相关的。

$6()* + !"4"17+ +#

18+, 0"9:8)+"

链接：022333"*+6+;"2%'<=&+*2=8==+, =,=)"0

1 Xilinx 配置过程

主要讲一下 + ; 。

+ ;  由 . 个状态组成"

除了  是固定的之外，其它几个的顺序是用户可设置的，而且 >+(/ 和 (: 是可

选的。

其中默认顺序如下：

这些在 :? 生成 , 文件时通过属性页设定。

这几个状态的具体含义如下：

+=@A?@A? 信号变高

>?使能 (B9 和 :@9，%&' 的 '/ 和 %% 可以改变状态

8激活用户 :@，之前都是高阻。

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余6页未读，立即下载

FPGA_随风

粉丝: 7
资源: 35

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈