GW48EDASOPC实验设备手册 - CSDN文库

需积分: 10 122 浏览量更新于2023-05-24 评论收藏 1.56MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

GW48 EDA/SOPC 实验设备手册

广州大学电子与通信系

EDA 技术实验讲义

康芯科技

第一章 GW48 EDA/SOPC 实验系统概要说明说明

本章介绍杭州康芯电子有限公司研发并生产的 GW48 系列的 EDA/SOPC 实验系统，它是由主系统和适配

板两大部分组成，下面来一一介绍

第一节 GW48 EDA/SOPC 系列主系统的原理和使用方法

以下是对 GW48 系统主板标识进行注释，用户根据相应的型号，对照了解使用说明。

说明：由于本公司主系统可对世界 FPGA/CPLD 不同厂商和不同芯片型号的器件进行编程下载实验，每个引

脚本公司已经标准化，标准化定义为 PIO1 至 PIO49,PIO60 至 PIO79,CLOCK0/2/5/9、SPEAKER，凡涉及到以上的

IO 口脚，可到第四节查表！系统及适配板相关关原理图在提供的光盘 PPT 文件“实验系统说明”里查询。

图 1：GW48-PK2

1 、选择键及模式数码显示”，按动按键，数码显示“1-B”，该电路结构能仅通过一个键，完成纯电子切换（有

的产品只能通过许多机械开关手动切换）的方式，Multi-task Reconfiguration 电路结构（多功能重配置结构）选择

十余种不同的实验系统硬件电路连接结构，大大提高了实验系统的连线灵活性，但又不影响系统的工作速度（手

工插线方式虽然灵活，但会影响系统速度和电磁兼容性能，不适合高速 FPGA/SOPC 等电子系统实验设计）。该系

统的实验电路结构是可控的。即可通过控制接口键，使之改变连接方式以适应不同的实验需要。因而，从物理结

构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化重配置。这种

“多任务重配置”设计方案的目的有 3 个：1、适应更多的实验与开发项目；2、适应更多的 PLD 公司的器件；3、

适应更多的不同封装的 FPGA 和 CPLD 器件。关于电路模式选择用法详见第二节；

模式切换使用举例：若模式键选中了“实验电路结构图 NO.1”，这时的 GW48 系统板所具有的接口方式变为：

FPGA/CPLD 端口 PI/O31~28（即 PI/O31、PI/O30、PI/O29、PI/O28）、PI/O27~24、PI/O23~20 和 PI/O19~16 ，共 4

组 4 位二进制 I/O 端口分别通过一个全译码型 7 段译码器输向系统板的 7 段数码管。这样，如果有数据从上述任一

组四位输出，就能在数码管上显示出相应的数值，其数值对应范围为：

2

2

EDA 技术实验讲义

康芯科技

3

3

图 2：GW48-PK4

FPGA/CPLD 输出 0000 0001 0010

…

1100 1101 1110 1111

数码管显示 0 1 2

…

C D E F

端口 I/O32~39 分别与 8 个发光二极管 D8~D1 相连，可作输出显示，高电平亮。还可分别通过键 8 和键 7，发出

高低电平输出信号进入端口 I/049 和 48 ；键控输出的高低电平由键前方的发光二极管 D16 和 D15 显示，高电平输出

为亮。此外，可通过按动键 4 至键 1，分别向 FPGA/CPLD 的 PIO0~PIO15 输入 4 位 16 进制码。每按一次键将递增 1，

其序列为 1，2，…9，A，…F。注意，对于不同的目标芯片，其引脚的 I/O 标号数一般是同 GW48 系统接口电路的“PIO”

标号是一致的（这就是引脚标准化），但具体引脚号是不同的，而在逻辑设计中引脚的锁定数必须是该芯片的具体的

引脚号。具体对应情况需要参考第四节的引脚对照表。

2 、“系统复位健”，在对 FPGA 下载以后，按动此键，起到稳定系统作用；在实验中，当选中某种模式后，要

按一下右侧的复位键，以使系统进入该结构模式工作。注意此复位键仅对实验系统的监控模块复位，而对目标器件

FPGA 没有影响，FPGA 本身没有复位的概念，上电后即工作，在没有配置前，FPGA 的 I/O 口是随机的，故可以从

数码管上看到随机闪动，配置后的 I/O 口才会有确定的输出电平。

3 、键1~键8 ：为实验信号控制键，此 8 个键受“多任务重配置”电路控制，它在每一张电路图中的功能及

其与主系统的连接方式随模式选择键的选定的模式而变，使用中需参照第二节中的电路图。

4 、发光管 D1~D16 ：受“多任务重配置”电路控制，它们的连线形式也需参照第二节的电路图。

5 、数码管 1~8，左侧跳线冒跳“ENAB”端受“多任务重配置”电路控制，它们的连线形式也需参照第二节的电

路图。跳“CLOSE”端，8 数码管为动态扫描模式，具体引脚请参考第二节图 14。

6 、扬声器：与目标芯片的“SPEAKER”端相接，通过此口可以进行奏乐或了解信号的频率，它与目标器件具

体引脚号，应该查阅第四节的表格。

7 、十芯口，FPGA IO 口输出端，可用康芯提供的十芯线或单线外引，IO 引脚名在其边上标出， GW48-PK2/4 和

GW48-PK3 标引的 IO 口不同一一对应再根据芯片型号查找表。注意，此 IO 口受多任务重配置控制，在模式控制下

剩余12页未读，继续阅读

评论0

qq_33705099

粉丝: 0
资源: 1

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈