Systemverilog+UVM搭建SOC_uvm_object_wrapper

UVM实战

5星 · 超过95%的资源需积分: 50 1.6k 浏览量更新于2023-05-26 评论 14 收藏 2.93MB PDF 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

基于

SV+UVM

搭建

SOC/ASIC

验证平台

UVM-1.1 中提供了一个 UBUS 的例子，但是该例子对于刚刚入门的人来说还是需要一定时

间去消化的，本文对该例子进行一步一步的简化，可以帮助理解。

[1-

[1- 1

1 ]

]

] 如何顺序的写 UVM

UVM

UVM 平台（ 1

1 ） -Basic

-Basic

1. 平台可以在前期规划好，但是对于搭建平台的人来说，调试永远是最大的问题，如果都

将一个个 component 都写完了，调试起来还是有点痛苦的，所以我更倾向于一步一步的

调试平台；先写一个可以 pass 的基本平台，然后在不断的扩展该平台，最后在各个

component 中加入所需要的 function 或者 task 。当然，当对搭建平台数量以后，现在基

本对平台中的 component 一次性搭建完成，然后调试并添加需要的 function 或者 task 即

可。

2. 最简单的 UVM 平台，一个 interface ，一个 DUT ，一个 TOP ，一个 test ，一个 ENV 就

可以工作了，然后慢慢的添加各个 component ；

3. 写 interface

4. 写 top module ，在 top 中例化 DUT ， interface 和 DUT 在 top 中 include

uvm_config_db#(virtual

uvm_config_db#(virtual ubus_if)::set(uvm_root::get(),

ubus_if)::set(uvm_root::get(),

ubus_if)::set(uvm_root::get(), "*",

"*",

"*", "vif",

"vif",

"vif", vif);

vif);

总结四： uvm_report_info

uvm_report_info

uvm_report_info 和宏 `uvm_info

`uvm_info

`uvm_info 在用法是没有区别的，都是用来打印消息的。

[1-

[1- 2

2 ]

]

] 如何顺序的写 UVM

UVM

UVM 平台（ 2

2 ） -MasterAgent

-MasterAgent

9. 定义 sequence item ，注意，一种类型的 transaction 需要对应一个 driver ；

`uvm_object_utils_begin(ubus_transfer)

`uvm_field_int

`uvm_field_int (addr,

(addr,

(addr, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_enum

`uvm_field_enum (ubus_read_write_enum,

(ubus_read_write_enum,

(ubus_read_write_enum, read_write,

read_write,

read_write, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_int

`uvm_field_int (size,

(size,

(size, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_array_int(data,

`uvm_field_array_int(data, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_array_int(wait_state,

`uvm_field_array_int(wait_state, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_int

`uvm_field_int (error_pos,

(error_pos,

(error_pos, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_int

`uvm_field_int (transmit_delay,

(transmit_delay,

(transmit_delay, UVM_DEFAULT)

UVM_DEFAULT)

`uvm_field_string

`uvm_field_string (master,

(master,

(master, UVM_DEFAULT|UVM_NOCOMPARE)

UVM_DEFAULT|UVM_NOCOMPARE)

`uvm_field_string

`uvm_field_string (slave,

(slave,

(slave, UVM_DEFAULT|UVM_NOCOMPARE)

UVM_DEFAULT|UVM_NOCOMPARE)

`uvm_object_utils_end

剩余49页未读，继续阅读

cs824980820

2021-01-26

比较基础，还是值得看一下

qq_28582821

粉丝: 1
资源: 1

会员权益专享

Systemverilog+UVM搭建SOC

评论3

会员权益专享

最新资源

Systemverilog+UVM搭建SOC

评论3

使用systemverilog和uvm写一段icache的reference model，其中icache内包含mainpipe, missunit, iprefetchpipe模块

基于C_Model的UVM验证平台设计与实现

使用systemverilog和uvm写一段icache内的missunit

使用systemverilog和uvm写一段icache

vscode中关于systemverilog uvm verilog的好的插件

uvm验证环境搭建实例

uvm测试平台搭建过程及遇到的问题解决方法

学习uvm需要哪些基础知识

uvm白皮书pdf下载

如何快速学习systemverilog

DUT的功能是数的转发，即将入端口的数转发到输出端口，请简述你需要覆盖的DUT的功能点，并用SystemVerilog搭建验证环境以覆盖功能点 module dut (clk, rst_n,in,out); input clk; input rst_n; input mybus_t in; output mybus_t out; endmodule

uvm_tlm_analysis_fifo

uvm analysis port的write

systemverilog 副教授 日本

UVM的factory机制

基于uvm apb-spi验证

ahb3_uvm_tb.zip

uvm验证方法学pdf

uvm watchdog

systemverilog绿皮书中文pdf

会员权益专享

最新资源

systemverilog 副教授日本