TimeQuest-Timing-Analyzer入门教程

一

一一

一、

、、

、为什么一定要搞定

为什么一定要搞定为什么一定要搞定

为什么一定要搞定

时序分析在 ASIC 设计中的重要性毋须多说（我也不甚了解）。在 FPGA 设计中，很少

进行细致全面的时序约束和分析，Fmax 是最常见也往往是一个设计唯一的约束。这一方面

是由 FPGA 的特殊结构决定的，另一方面也是由于缺乏好用的工具造成的。好的时序约束可

以指导布局布线工具进行权衡，获得最优的器件性能，使设计代码最大可能的反映设计者的

设计意图。

花些功夫在静态时序分析上既可以保证设计质量，也可以促使设计者再认识自己的代

码。这后一点，对于我们这些逻辑设计初学者来说，尤为重要。从门级（在 Altera 的 FPGA

不同于 Timing Analyzer 采用的 Quartus Settings File（QSF）约束文件。这正是 TimeQuest

的优点：采用行业通用的约束语言而不是专有语言，有利于设计约束从 FPGA 向 ASIC 设计流

程迁移；有利于创建更细致深入的约束条件。

二

二二

二、

、、

、时序分析基本概念

时序分析基本概念时序分析基本概念

时序分析基本概念

以下内容译自 Quartus II Version 10.0 Handbook， Volume 3：Verification 的

SectionII 7.3:Timing Analysis Overview 部分。

储器块等)。LE 可以看作是 Cell。

2. Pins：Cell 的输入输出端口。可以认为是 LE 的输入输出端口。注意：这里的 Pins

不包括器件的输入输出引脚，代之以输入引脚对应 LE 的输出端口和输出引脚对应 LE 的输入

端口。

3. Nets：同一个 Cell 中，从输入 Pin 到输出 Pin 经过的逻辑。特别注意：网表中连

接两个相邻 Cell 的连线不被看作 Net，被看作同一个点，等价于 Cell 的 Pin。还要注意：

虽然连接两个相邻 Cell 的连线不被看作 Net，但是这个连线还是有其物理意义的，等价于

Altera 器件中一段布线逻辑，会引入一定的延迟（IC，Inter-Cell）。

4. Ports：顶层逻辑的输入输出端口。对应已经分配的器件引脚。

5. Clocks：约束文件中指定的时钟类型的 Pin。不仅指时钟输入引脚。

Edges：Port-Pin，Pin-Pin，Pin-Port 的连接关系都是 Edges。注意，这里的 Pin-Pin

连接关系既包括 Cell 内部的连接（Net），也包括相邻 Cell 外部的 Pin-Pin 连接。

Edges 根据起止路径分为三类。

1. Clock paths：从 Clock Port 或内部生成的 clock Pin 到寄存器 Cell 的时钟输入

Pin。

2. Data paths：从输入 Port 到寄存器 Cell 的数据输入 Pin，或从寄存器 Cell 的数

据输出 Pin 到另一个寄存器 Cell 的数据输入 Pin。

3. Asynchronous paths：从输入 Port 到寄存器 Cell 的异步输入 Pin，或从寄存器

Cell 的数据输出 Pin 到另一个寄存器 Cell 的异步输入 Pin。

下面这幅图给出了三种不同的 Edges。

时序分析公式的基本公式：

内部寄存器到寄存器的路径

内部寄存器到寄存器的路径内部寄存器到寄存器的路径

内部寄存器到寄存器的路径（

（（

（internal registe

））

）

（1）Data Arrival Time：Launch Edge + 前级寄存器 Clock path 的延时 + 前级寄存器

Cell 从时钟 Pin 到数据输出 Pin 的 Net 延时（uTco） + Data path 的延时。

（2）Data Required Time：Latch Edge + 后级寄存器 Clock path 的延时 （+ uTh）或（-

（3）Clock Arrival Time：Latch Edge + 后级寄存器 Clock path 的延时。

（4）Clock Setup Slack = Data Required Time – Data Arrival Time

从外部输入引脚到内部寄存器

从外部输入引脚到内部寄存器从外部输入引脚到内部寄存器

从外部输入引脚到内部寄存器（

path from an input port to a internal registerpath from an input port to a internal register

path from an input port to a internal register）

））

）

从内部寄存器到从内部寄存器到

输出输出

引脚引脚

（（

path path

fromfrom

an internal register to an output port an internal register to an output port

（1）Clock Setup Slack = Data Required Time – Data Arrival Time

μtCO + Register-to-Pin Delay

（3）Data Required Time = Latch Edge + Clock Network Delay – Output Maximum Delay

of Pin

在下一篇分析建立时间和保持时间时，就必须用到上述三个概念。

Clock Analysis 部分。

TimeQuest 静态时序分析的对象包括：寄存器和寄存器之间的路径、I/O 之间、I/O 和

寄存器之间的路径、异步复位和寄存器之间的路径。TimeQuest 根据 Data Arrival Time 和

Data Required Time 计算出时序余量（Slack）。当时序余量为负值时，就发生了时序违规

（Timing Violation）。

需要特别指出的一点是：由于时序分析是针对时钟驱动的电路进行的，所以分析的对

象一定是“寄存器-寄存器”对。在分析涉及到 I/O 的时序关系对时，看似缺少一个寄存器

分析对象，构不成“寄存器-寄存器” 对，其实是穿过 FPGA 的 I/O 引脚，在 FPGA 外部虚拟

了一个寄存器作为分析对象。

一、 建立时间（Setup Time）检查：