1.下载口。JTAG 下载接口,对应下载的文件是 SOF 文件,速度快,
JTAG 将程序直接下载到 FPGA 中,但是掉电程序丢失,平时学习推荐使用
JTAG 方式,最后固化程序的时候再通过 AS 方式将程序下载到配置芯片中即可;
AS 下载接口,对应下载的是 POF 文件,速度相对较慢,需要重新上电并且拔
掉下载线,才能工作,操作相对麻烦,不推荐学习的时候使用。
2.FPGA 引脚作用:
(1)VCCINT:这些都是内部逻辑阵列电源电压引脚。 VCCINT 还可以给输入
缓冲区供电,用于 LVPECL,LVDS(常规 I / O 和 CLK 引脚),差分 HSTL,
差分 SSTL I/ O 标准。Connect all VCCINT pins to 1.2 V. Decoupling depends on
the design decoupling requirementsof the specific board. 所有 VCCINT 引脚连接至
1.2 V,去耦依赖于设计脱钩的要求的具体电路板。
(2)VCCIO[1…8]: 这些 I / O 电源电压引脚银行 1 至 8。每个组可以支持不同
的电压水平。 VCCIO 供电到输出缓冲区,所有的 I / O 标准。 VCCIO 供电输
入缓冲区用于 LVTTL,LVCMOS,1.5-V,1.8 V,2.5 V,3.3 V PCI,和 3.3-V
PCI-X,
差分 SSTL。差分 HSTL。和 LVDS lrecular 我/ OL I / O 标准。验证 VCCIO 电
压等级连接是与 QuartusII 软件的引脚连接一致。去耦取决于设计去耦的具体要
求的具体电路板。
(3)VREFB[1..8]N[0..3]: 为每个 I / O 组的输入参考电压。这些引脚被用来作
电压参考引脚。如果没有被用,就作为普通的 I/O 引脚。
(4)VCCA PLL[1..4]: 模拟电源锁相环[1 ..4].将这些引脚连接到 1.2 V,即使不使
评论30