FPGA Verilog HDL 设计实例系列连载--------有限状态机设计

数字系统有两大类有限状态机（Finite State Machine，FSM）：Moore状态机和Mealy状态机。 Moore状态机 　　其最大特点是输出只由当前状态确定，与输入无关。Moore状态机的状态图中的每一个状态都包含一个输出信号。这是一个典型的Moore状态机的状态跳转图，x、y、z是输入，a、b、c是输出。