Altium Designer 中进行信号完整性分析教程
By kms 2012
在高速数字系统中,由于脉冲上升/下降时间通常在 10 到几百 p 秒,当受到诸如
内连、传输时延和电源噪声等因素的影响,从而造成脉冲信号失真的现象;
在自然界中,存在着各种各样频率的微波和电磁干扰源,可能由于很小的差异导
致高速系统设计的失败; 在电子产品向高密和高速电路设计方向发展的今天,
解决一系列信号完整性的问题,成为当前每一个电子设计者所必须面对的问题。
业界通常会采用在 PCB 制板前 期,通过信号完整性分析工具尽可能将设计风险
降到最低,从而也大大促进了 EDA 设计工具的发展……
信号完整性(Signal Integrity,简称 SI)问题是指高速数字电路中,脉冲形
状畸变而引发的信号失真问题,通常由传输线不阻抗匹配产生的问题。而影响阻
抗匹配的因素包 括信号源的架构、输出阻抗(output impedance)、走线的特性
阻抗、负载端的特性、走线的拓朴(topology)架构等。解决的方式可以采用端接
(termination)与调整 走线拓朴的策略。
信号完整性问题通常不是由某个单一 因素导致的,而是板级设计中多种因素共
同作用的结果。信号完整性问题主要表现形式包括信号反射、信号振铃、地弹、
串扰等;
1,Altium Designer 信号完整性分析(机理、模型、功能)
在 Altium Designer 设计环境下,您既可以在原理图又可以在 PCB 编辑器内实现
信号完整性分析,并且能以波形的方式在图形界面下给出反射和串扰的分析结果。
Altium Designer 的信号完整性分析采用 IC 器件的 IBIS 模型,通过对版图内信
号线路的阻抗计算,得到信号响应和失真等仿真数据来检查设计信号的可靠性。
Altium Designer 的信号完整性分析工具可以支持包括差分对信号在内的高速电
路信号完整性分析功能。
Altium Designer 仿真参数通过一个简单直观的对话框进行配置,通过使用集成
的波形观察仪,实现图形显示仿真结果,而且波形观察仪可以同时显示多个仿真
数据图像。并且可以直接在标绘的波形上进行测量,输出结果数据还可供进一步
分析之用。
Altium Designer 提供的集成器件库包含了大量的的器件 IBIS 模型,用户可以
对器件添加器件的 IBIS 模型,也可以从外部导入与器件相关联的 IBIS 模型,选
择从器件厂商那里得到的 IBIS 模型。
Altium Designer 的 SI 功能包含了布线前(即原理图设计阶段)及布线后(PCB
版图设计阶段)两部分 SI 分析功能;采用成熟的传输线计算方法,以及 I/O 缓
冲宏模型进行仿真。基于快速反射和串扰模型,信号完整性分析器使用完全可靠
的算法,从而能够产生出准确的仿真结果。布线前的阻抗特征计算和信号反射的
信 号完整性分析,用户可以在原理图环境下运行 SI 仿真功能,对电路潜在的信
号完整性问题进行分析,如阻抗不匹配等因素。
更全面的信号完整性分析是在布线后 PCB 版图上完成的,它不仅能对传输线阻抗、
信号反射和信号间串扰等多种设计中存在的信号完整性问题以图形的方式进行
评论7