基于FPGA的简易数字存储示波器设计 - CSDN文库

数字示波器

4星 · 超过85%的资源需积分: 18 52 浏览量更新于2023-07-10 评论 2 收藏 863KB DOC 举报

身份认证购VIP最低享 7 折!

领优惠券(最高得80元）

资源详情

资源评论

资源推荐

基于 FPGA 的简易数字存储示波器设计

时间：2009-12-16 17:11:07 来源：电子科技作者：宗荣芳淮海工学院

0 引言

 高速数字化采集技术和 FPGA 技术的发展已经对传统测试仪器产生了深刻的影响。数

字存储示波器(DS0)是模拟示波器技术、数字化测量技术、计算机技术的综合产物，他主

要以微处理器、数字存储器、A／D 转换器和 D／A 转换器为核心，输入信号首先经 A／D

转换器转换成数字信号，然后存储在 RAM 中，需要时再将 RAM 中的内容读出，经 D／A

转换器恢复为模拟信号显示在示波器上，或者通过接口与计算机相连对存储的信号作进一

步处理，这样可大大改进显示特性，增强功能，便于控制和智能化。这种 DSO 中看到的

波形是由采集到的数据经过重构后得到的波形，而不是加到输入端上信号的波形。本文采

用基于 FPGA 的方式进行数据采集、数据处理等功能的设计。这种设计方案在高速数据采

集上具有很多优点，如体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件

完成等，另外编程配置灵活、开发周期短、利用硬件描述语言来编程，可实现程序的并行

执行，这将会大大提高系统的性能，有利于在系统设计和现场运行后对系统进行修改、调

试、升级等。

1 系统实现方案

 根据设计指标要求，基于 FPGA 的系统结构如图 1 所示，主要由模数转换、数模转换、

FPGA 数据处理、数据存储四部分组成。由垂直分辨率大于或等于 32 点／div 可知 A／

D、D／A 转换器至少 8 位，系统选用 AD976(16 位 A／D 转换器)和 AD669(16 位 D／

A 转换器)，由于受 PLC I／0 口数量的影响，AD976 和 DA669 使用其中 13 位，RAM

选 HM6264(64k)，时钟采用 125kHz，PLC 选用 EPFl0K10LC84 一 3。模拟信号通

过 A／D 转换器将信号输入给 FPGA，FPGA 根据相关指令进行数据存储至 RAM 或将数

据从 RAM 读出送给 D／A 转换器转换成模拟信号输出。

2 系统主要电路

 系统中 FPGA 数据处理模块将 A／D 输入、RAM 数据存储和 D／A 输出连接在一起，

实现信号的传递、存储等控制。输入电路中 A／D 转换芯片选用 AD 公司的 AD976，它是

16 位高速，高精度 A／D 转换器，最大采集率为 100kSPS，输入信号范围为一 10～

+10V，R／C 为读数／转换控制端，CS 为片选端，电路连接如图 2 所示。

本内容试读结束，登录后可阅读更多

下载后可阅读完整内容，剩余3页未读，立即下载

评论2

u011014852

2013-08-09

内容不够详细，功能也不够强大

shasibier0000

粉丝: 0
资源: 1

会员权益专享

图片转文字

全年可省5，000元立即开通

最新资源

资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！点击此处反馈