PCB布局技巧：为何晶振不宜放在边缘

本文档探讨了晶振放置在PCB边缘会导致辐射超标的问题，以及相应的解决方案。通过对一款行车记录仪的测试，发现其在84MHz、144MHz、168MHz频点出现辐射超标，这与12MHz晶振的位置有关。通过分析，确定144MHz超标与晶振布局直接关联。晶振在PCB边缘时，与参考地之间的寄生电容增大，引发共模辐射增强。解决方法是将晶振移至PCB内部并增加近地敷铜，有效减少辐射发射。 在电路设计中，单片机、电子科学技术、电路分析和电子工程师需要关注的一个关键问题是电磁兼容性（EMC）。晶振作为时钟信号源，其稳定性对系统性能至关重要，但若布局不当，可能导致电磁干扰（EMI）。在上述案例中，12MHz的晶振靠近PCB边缘，当产品处于辐射测试环境中，高速器件与参考地之间的耦合形成寄生电容，增强了共模辐射。共模辐射是指电流在不同导体上同向流动，导致电磁场辐射，影响其他设备。 从图3和图4可以看出，晶振在PCB边缘的电场分布比在PCB中间更广泛，更容易向参考接地板散发电场能量，从而加剧辐射。理想的解决方案是将晶振移至PCB内部，增加与地平面的距离，这样可以减少电场在PCB外部的分布，降低辐射。此外，通过在晶振周围1cm范围内敷铜，并通过过孔连接到地平面，可以进一步改善接地路径，降低辐射发射。 如果因设计限制必须将高速器件或敏感元件布置在PCB边缘，可以采取额外的措施，如在印制线上添加工作地线，并用过孔连接至地平面，形成屏蔽，以减少耦合和辐射。这种设计策略有助于提高产品的抗扰度和EMC性能。 总结来说，硬件工程师在设计PCB时应避免将高速器件尤其是晶振置于边缘，以防止电磁辐射超标。通过合理布局和接地策略优化，可以有效地降低EMI问题，确保产品的电磁兼容性符合标准，提高系统的稳定性和可靠性。对于物联网、模电、单片机和嵌入式技术等领域的设计者，理解和应用这些电磁兼容原则至关重要。