低功耗多电源多地电压多米诺电路设计与优化

本文介绍了一种低功耗的多电源多地电压多米诺电路设计，旨在解决高速运算电路中功耗过高的问题。该电路利用多电源电压技术，并通过提高地电压以及采用共阱工艺，实现了功耗和面积的双重优化。在Charter 0.35 微米2P4M N阱CMOS工艺下，经过Spectre仿真验证，这种新型设计相比于传统多米诺电路在保持相同速度性能的同时，功耗降低了约25%。 低功耗多电源多地电压多米诺电路的设计思路是基于多米诺逻辑的优势，这种逻辑结构因其高速特性在高频应用中占据重要地位。然而，随着半导体工艺的进步和设备工作频率的提升，功耗问题日益突出。为了应对这一挑战，研究者们提出了多电源电压技术，通过降低电源电压来减少功耗。然而，这种方法往往忽视了地电压的影响，而地电压的优化同样能够有效降低功耗。 文章提出了一种共阱多地技术，即在不同电源之间使用共享的N阱，以简化版图设计，减少面积。传统的多电源电压多米诺电路由于每个电源需独立的N阱隔离，导致版图面积增大。共阱工艺的引入不仅解决了这一问题，还允许在不牺牲速度性能的前提下，通过提高地电压进一步降低逻辑摆幅，从而减少功耗。 式(1)的CMOS电路功耗模型表明，降低电源电压和逻辑摆幅都能有效降低功耗。通过应用高地电压GNDh，逻辑摆幅减小，这与降低电源电压VDDl有类似的效果。在实际应用中，多电源多地电压多米诺电路不仅可以降低功耗，还能满足高性能集成电路对速度、功耗和面积的综合需求，对于便携式电子设备尤其具有重要意义。 该设计提供了一种创新的解决方案，结合了多电源电压技术和共阱工艺，对地电压进行了优化，成功实现了低功耗多米诺电路的改进。这为未来的集成电路设计提供了新的思路，有助于在追求更高运算速度的同时，更好地平衡功耗和性能，适应不断发展的电子设备市场。