LS-CPU-EXB-001实验指南:FPGA入门与数字逻辑设计

需积分: 0 0 下载量 48 浏览量 更新于2024-06-30 收藏 1.58MB DOCX 举报
本资源是一份名为"LS-数字逻辑实验指导手册-201710131"的文档,专注于FPGA开发领域的教育和实践。该手册涵盖了六个主要的实验部分,旨在帮助学生逐步熟悉和掌握数字逻辑电路的设计与实现,以及FPGA技术的入门知识。 实验一,"基本门电路与FPGA环境熟悉",目标是让学生了解FPGA编程的基础,包括使用Xilinx公司的Vivado工具进行项目创建。在这个实验中,学生将学习如何设置工程、选择适合的器件型号(如Artix7的xc7a200tfbg676-2),并学会如何导入和编写Verilog代码。实验内容涉及4-1选择器、3-8译码器和8-3编码器的实现,这些电路均采用assign表达式和基本逻辑门(如与、或、非)来构建。 实验二至五分别探索组合逻辑电路、锁存器、时钟与触发器电路、以及存储器的设计,这些都是数字逻辑设计的重要组成部分,通过实际操作,学生可以深入理解它们的工作原理和在系统中的应用。 实验六,"综合实验(数字时钟)",可能涉及到时间敏感逻辑的设计,让学生能够综合运用前面所学,构建更复杂的时序逻辑系统,如设计一个数字时钟电路。 整个实验过程强调理论与实践相结合,通过实际动手操作,不仅提升了学生的编程技能,也锻炼了他们分析问题、解决问题的能力,为今后深入FPGA开发打下坚实的基础。这份手册不仅适合在校学生,对于初入FPGA领域的工程师或对数字逻辑感兴趣的爱好者也有很大的参考价值。
2018-11-27 上传
目录 第一部分 实验准备 第一章 数字逻辑实验要求 预备-1 第二章 数字逻辑实验基本知识 预备-2 第三章 MAX+plus II实验操作步骤 预备-5 第二部分 实验 实验一 逻辑门电路的功能与测试 实验-1 (一) 或门的逻辑功能测试 (二) 与非门74LS00的逻辑功能测试 (三) 或非门74LS02的逻辑功能测试 (四) 与非门74LS20的逻辑功能测试 (五) 异或门74LS86的逻辑功能测试 实验二 复合逻辑电路功能的实现测试 实验-6 (一) 用与非门组成异或门并测试验证其功能 (二) 用与非门构成同或门并测试验证其功能 (三) 用或非门实现逻辑函数的功能并进行测试验证 实验三 组合逻辑电路 实验-11 (一) 逻辑电路的逻辑关系分析 (二) 分析74LS00构成的组合电路,看它具备什么功能 (三) 利用现有器件,实现具有以下逻辑函数功能的电路并测试验证。 (四) 用可编程逻辑电路开发环境MAX+plus II对ACEX器件编程,实现以下电路的逻辑函数功能并测试验证。 (五) 思考题 实验四 半加器、全加器及逻辑运算实验 实验-18 (一) 组合逻辑电路功能测试 (二) 测试用异或门(74LS86)和与非门(74LS00)组成的半加器的逻辑功能。 (三) 测试全加器的逻辑功能。 (四) 测试用异或、与非门组成的全加器的逻辑功能。 (五) 用可编程逻辑器件的开发工具MAX+plus II进行集成全加器74LS183的功能测试 (六) 思考题:用可编程逻辑器件的开发工具MAX+plus II对ACEX编程,设计实现四位的二进制并行加法器。 (七) 思考题:用可编程逻辑器件的开发工具MAX+plus II对ACEX编程,设计实现四位二进制减法器。 实验五 编码器、译码器、数据选择器和数值比较器 实验-25 (一) 4线-2线编码器 (二) 2线--4线译码器功能测试 (三) 译码器转换 (四) 数据选择器的测试及应用 (五) 两位数值比较器功能测试 (六) 思考题:用MAX+plus II验证10线/3线优先编码器74LS147的逻辑功能。 (七) 思考题:用MAX+plus II实现将用8线/3线优先编码器74LS148扩展为16线/4线优先编码器的方法。 (八) 思考题:用MAX+plus II实现用四位数值比较器74LS85构造八位数值比较器的方法。 实验六 供电控制电路、七人表决电路、血型检测电路 实验-34 (一) 供电控制电路(设计) (二) 七人表决电路的测试(设计) (三) 血型关系检测电路(设计) 实验七 RS触发器的的功能测试 实验-39 (一) 基本RS触发器 (二) 同步RS触发器(时钟控制RS触发器) (三) 用基本RS触发器组成四位二进制数码寄存器 (四) 时钟控制RS触发器组成四位二进制数码寄存器 实验八 JK、D触发器逻辑功能及主要参数测试 实验-46 (一) 集成J-K触发器74LS112逻辑功能测试。 (二) 将J-K触发器转换成D触发器 (三) 设计将J-K触发器转换成T触发器 (四) 将D触发器转换成J-K触发器 (五) 将D触发器转换成T触发器 实验九 三态输出触发器及锁存器 实验-52 (一) 锁存器功能及应用 实验十 异步二进制计数器实验 实验-55 (一) 设计一个三位二进制异步加计数器 (二) 设计一个四位二进制异步减计数器 实验十一 同步二进制计数器实验 实验-60 (一) 设计4位同步二进制加计数器 (二) 设计4位同步二进制减计数器 (三) 构造模12计数器(以下选做一、二种方法) (四) 设计一个六十进制计数器 实验十二 移位寄存器的功能测试 实验-73 (一) 由D触发器构成的单向移位寄存器。 (二) 移位寄存器74LS194的逻辑功能测试 (三) 设计由D触发器组成的双向移位寄存器 (四) 用ACEX可编程逻辑器件或用74LS74实现环形计数器或扭环计数器 实验十三 计数时序电路综合应用实验 实验-83 (一) 测试74LS290 二、五一十进制计数器功能 (二) 验证以下电路的功能 (三) 时序电路综合应用 第三部分 可编程逻辑器件开发软件 MAX+Plus II简介 MAX+plus II-1 附录A 部分芯片引脚图 附录B DICE-SEMⅡ实验箱ISP1032与EP1K10引脚对照表 附录C 《数字逻辑实验》实验报告格式