FPGA上优化的3D可变换CNN加速器：并行度搜索算法

"1. CNN的基础与挑战 卷积神经网络（CNN）是一种深度学习模型，因其在图像处理领域的出色表现而备受瞩目。自LeNet-5的诞生以来，CNN的复杂度不断攀升，包括更深层次、更大规模，随之而来的是计算量的急剧增加。这种增长对硬件加速器提出了更高的要求，以满足实时推理的需求。 2. FPGA在CNN加速中的角色 在GPU、ASIC和FPGA三种常见CNN推理平台中，FPGA因其高并行性、低功耗和可编程性成为理想的解决方案。然而，当前的CNN硬件加速器在资源利用率方面存在不足，这直接影响了加速器的性能和能效。 3. 3维可变换CNN加速结构 文献[2]提出了一种创新的3维可变换CNN加速结构，旨在通过精细的粒度控制提高计算结构的灵活性，以解决资源利用率低下的问题。这种结构允许在多个维度上调整，从而适应不同的CNN模型和计算需求。 4. 并行度优化搜索算法 为了匹配上述灵活的计算结构，本文提出了一种并行度搜索算法。该算法遍历所有可能的并行度组合，寻找能最大化资源利用率的配置。然而，这种全面搜索方法面临的问题是搜索空间过大，导致计算时间过长。 5. 算法优化与效率提升 为了解决这个问题，本文进一步发展了一种优化搜索算法。通过多轮迭代的数据筛选，可以有效地剔除无效的并行度组合，大幅度压缩搜索空间。同时，通过剪枝策略，可以避免无谓的计算，显著减少搜索时间，将原本长达106小时的计算时间降低到10秒以内。 6. 应用范围与效果 该算法适用于各种FPGA芯片，能在不同规格的硬件上找到最优的并行度配置，实现平均(0.957,0.962)的高计算资源利用率。这意味着无论是在小型还是大型的FPGA平台上，都能获得高效的CNN加速性能。 7. 结论 本文提出的并行度优化搜索算法对于提升基于FPGA的CNN硬件加速器的性能和能效具有重要意义。通过巧妙的算法设计，既保证了资源利用率，又解决了搜索效率问题，为未来CNN硬件加速器的设计提供了有价值的参考。 8. 参考文献 [1] LeCun, Y., Bottou, L., Bengio, Y., & Haffner, P. (1998). Gradient-based learning applied to document recognition. Proceedings of the IEEE, 86(11), 2278-2324. [2] [文献引用待补充] [3-9] [其他相关文献引用待补充] [6,7] [具体问题相关的文献引用待补充] [8] [具体问题相关的文献引用待补充] 注：由于缺少具体的参考文献信息，这里用[文献引用待补充]表示，实际应用时需要替换为实际的文献引用。"