Contents
7
Contents
1 Introduction to the HPI 9. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2 DSP Memory Accessible Through the HPI 11. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3 HPI−DMA Interaction 12. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4 HPI Signals 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1 HPI and EMIF Sharing Pins 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2 HPI Signal Summary 13. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3 HDS2, HDS1, and HCS: Data Strobing and Chip Selection 16. . . . . . . . . . . . . . . . . . . . . . . .
4.4 HBE[1:0]: Indicating Which Byte or Bytes to Access 17. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5 Nonmultiplexed Mode 19. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1 Signal Connections in the Nonmultiplexed Mode 20. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2 Indicating the Cycle Type in the Nonmultiplexed Mode 21. . . . . . . . . . . . . . . . . . . . . . . . . . . .
6 Multiplexed Mode 22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1 Signal Connections in the Multiplexed Mode 22. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.2 Indicating the Cycle Type in the Multiplexed Mode 24. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3 Loading HPIA With an Address 26. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.4 Auto-Increment Option: Automatic Address Increment Between Transfers 26. . . . . . . . . . .
7 Interrupts Between the Host and the DSP 27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7.1 Sending an Interrupt Request From the Host to the DSP 27. . . . . . . . . . . . . . . . . . . . . . . . . .
7.2 Sending an Interrupt Request From the DSP to the Host 27. . . . . . . . . . . . . . . . . . . . . . . . . .
8 Boot Loading With the HPI 27. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9 Power, Emulation, and Reset Considerations 28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.1 HPI and the IDLE Instruction 28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.2 HPI Emulation Modes 28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3 Effects of a DSP Reset on the HPI 28. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10 HPI Registers 29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1 Data Register (HPID) 29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.2 Address Register (HPIA) 29. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.3 Control Register (HPIC) 30. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11 Revision History 31. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .