高(通常都在 4800 波特以上 ) 。限制通信波特率提高的 “ 瓶颈 ” ,并不是现场的导线(现场
施工一般使用 5 类非屏蔽的双绞线 ) ,而是在与单片机系统进行信号隔离的光耦电路上。此
处采用 TIL117 。电路设计中可以考虑采用高速光耦,如 6N137 、 6N136 等芯片,也可以优
化普
通光耦电路参数的设计,使之能工作在最佳状态。例如:电阻 R2 、 R3 如果选取得较大 , 将
会
使光耦的发光管由截止进入饱和变得较慢 ; 如果选取得过小 , 退出饱和也会很慢 , 所以这两
只电阻的数值要精心选取,不同型号的光耦及驱动电路使得这两个电阻的数值略有差异 , 这
一点在电路设计中要特别慎重,不能随意,通常可以由实验来定。
2.3 485 总线输出电路部分的设计
输出电路的设计要充分考虑到线路上的各种干扰及线路特性阻抗的匹配。由于工程环境
比较复杂 , 现场常有各种形式的干扰源 , 所以 485 总线的传输端一定要加有保护措施 。 在电
路设计中采用稳压管 D1 、 D2 组成的吸收回路,也可以选用能够抗浪涌的 TVS 瞬态杂波抑
制器
件,或者直接选用能抗雷击的 485 芯片(如 SN75LBC184 等 ) 。
考虑到线路的特殊情况(如某一台分机的 485 芯片被击穿短路 ) ,为防止总线中其它分
机的通信受到影响,在 75176 的 485 信号输出端串联了两个 20 Ω 的电阻 R10 、 R11 。这样本
机的
硬件故障就不会使整个总线的通信受到影响。
在应用系统工程的现场施工中,由于通信载体是双绞线,它的特性阻抗为 120 Ω 左右,
所以线路设计时,在 RS-485 网络传输线的始端和末端各应接 1 只 120 Ω 的匹配电阻(如图 2
中
R8 ) ,以减少线路上传输信号的反射。
由于 RS-485 芯片的特性,接收器的检测灵敏度为 ± 200mV ,即差分输入端 VA - VB ≥
+200mV ,输出逻辑 1 , VA - VB ≤ - 200mV ,输出逻辑 0 ;而 A 、 B 端电位差的绝对值小于
200mV
时 , 输出为不确定 。 如果在总线上所有发送器被禁止时 , 接收器输出逻辑 0 , 这会误认为通
信帧的起始引起工作不正常。解决这个问题的办法是人为地使 A 端电位高于 B 两端电位,
这样
RXD 的电平在 485 总线不发送期间(总线悬浮时)呈现唯一的高电平, 8031 单片机就不会
被误
中断而收到乱字符。通过在 485 电路的 A 、 B 输出端加接上拉、下拉电阻 R7 、 R9 ,即可很