FPGA实现的雷达信号处理机：低通滤波与抽取运算设计

"某雷达信号处理机的FPGA设计-加速度信号调理电路设计及仿真" 这篇文献主要讨论了雷达信号处理机中FPGA（Field-Programmable Gate Array）的应用，特别是针对加速度信号的调理电路设计和仿真。在第五章中，作者详细介绍了FPGA实现的32阶线性相位型低通滤波器，该滤波器因其系数对称而只需要16次乘法。滤波器设计采用了流水线技术，确保输入和输出速率一致，均为40M。由于FPGA资源充足，乘法和加法操作都利用了FPGA内部的硬件模块，如嵌入式乘法器和并行加法器。对于加法，使用了Quartus II软件自带的paraUel add模块，以确保数据宽度为37位，然后根据回波信号强度选择16位输出。滤波输出的精度通过灵活的控制策略得以保证。 低通滤波后，进行了抽取运算以降低数据量和计算负载。系统能够根据模式字中的抽取控制信号实现2、4、8倍的抽取。两种不同的抽取实现方式被探讨，最终选择了先将滤波输出存储到双口RAM，再根据控制信号进行等间隔读取的方法，尽管这需要更多RAM资源，但因其灵活性和简单性而被选中。 文章还提到了正交化、低通滤波和抽取模块的组合，构成了DDC（Downconversion Digital Converter）模块。FPGA处理的结果与DSP（Digital Signal Processor）和Matlab的处理结果进行比较，显示了良好的一致性，证明了设计的有效性。 这篇硕士论文出自西安电子科技大学，作者谢晋强，指导教师苏涛，专注于多抽样率数字信号处理及其FPGA实现。论文深入探讨了多抽样率信号处理的理论，包括时域和频域的变换规律，以及多抽样率滤波器设计，特别是积分梳状滤波器和半带滤波器。作者还在FPGA上设计了2-256倍的可编程抽取器和固定倍数的内插器，并详述了一个具体雷达信号处理机的FPGA设计方案。 关键词涉及多抽样率信号处理、抽取、内插、多相滤波、积分梳状滤波器和半带滤波器，展示了在雷达信号处理领域，FPGA在实现高性能和灵活信号调理中的关键作用。