双DSP+FPGA机载图像处理系统设计与实时跟踪
需积分: 0 29 浏览量
更新于2024-08-31
收藏 231KB PDF 举报
"基于高速双DSP的柔性机载实时图像跟踪系统研究,使用TMS320C6414为核心处理器,结合FPGA进行系统逻辑时序控制,构成双DSP图像处理系统,讨论了硬件资源选取和工作流程。"
这篇摘要介绍了一个针对机载图像跟踪系统的高级设计方案,该方案利用了高性能的数字信号处理器(DSP)和现场可编程门阵列(FPGA)技术。主要关注点在于TMS320C6414 DSP的特点及其在系统中的应用。
TMS320C6414是德州仪器(TI)开发的一款强大的DSP,具有以下关键特性:
1. 超长指令字(VLIW)架构,具备8个功能单元和64个32位通用寄存器,能在一个时钟周期内执行8条指令,提供高达5760 MIPS的处理能力。
2. 内置高速缓存系统,包括16kByte的一级数据Cache、16kByte的一级程序Cache和1024kByte的统一内存,满足高速数据处理需求。
3. 支持打包数据指令,优化指令集效率,确保数据流的无缝处理。
4. 指令集的正交性增强,每个功能单元都有额外的硬件功能。
系统硬件设计包含了多个模块:
1. 图像采集与预处理模块,负责从红外探测器和可见光摄像仪获取模拟视频信号,进行预处理,如箝位、放大、滤波和去同步头操作。
2. 同步分离模块,用于提取行场同步信号,为FPGA提供时基。
3. FPGA逻辑控制模块,控制整个系统的时序,协调DSP的中断和数据转移。
4. 双DSP+双口RAM图像处理模块,主从DSP并行处理数据,主DSP负责数据重组和最终结果的计算。
5. 异步通信模块,可能涉及系统与其他组件的通信交互。
6. 图形显示模块,接收主DSP的目标匹配位置信息,用于显示结果。
系统工作流程大致为:模拟视频信号被数字化并存储在片外缓存中,FPGA根据时序控制中断DSP,数据被转移到DSP内部缓存,随后进行处理。主从DSP同步处理数据,主DSP汇总结果并发送到图形显示缓存,同时模拟信号被处理以供图形叠加。
此设计方案体现了在高速实时图像处理领域的先进技术,通过双DSP并行处理和FPGA的灵活控制,实现了机载图像跟踪的高效和精确,适用于对实时性和处理能力有严格要求的航空应用。
2020-07-30 上传
2020-12-06 上传
点击了解资源详情
点击了解资源详情
2020-10-20 上传
2020-08-02 上传
2020-12-08 上传
2020-10-21 上传
weixin_38723699
- 粉丝: 6
- 资源: 871
最新资源
- Java集合ArrayList实现字符串管理及效果展示
- 实现2D3D相机拾取射线的关键技术
- LiveLy-公寓管理门户:创新体验与技术实现
- 易语言打造的快捷禁止程序运行小工具
- Microgateway核心:实现配置和插件的主端口转发
- 掌握Java基本操作:增删查改入门代码详解
- Apache Tomcat 7.0.109 Windows版下载指南
- Qt实现文件系统浏览器界面设计与功能开发
- ReactJS新手实验:搭建与运行教程
- 探索生成艺术:几个月创意Processing实验
- Django框架下Cisco IOx平台实战开发案例源码解析
- 在Linux环境下配置Java版VTK开发环境
- 29街网上城市公司网站系统v1.0:企业建站全面解决方案
- WordPress CMB2插件的Suggest字段类型使用教程
- TCP协议实现的Java桌面聊天客户端应用
- ANR-WatchDog: 检测Android应用无响应并报告异常