基于FLOC的非高斯噪声频谱感知算法FPGA实现与验证

本文主要研究的是"基于分数低阶协方差谱的频谱感知算法"，特别是在非高斯噪声环境下，如认知通信系统中的应用。在传统的频谱管理中，静态分配导致无线频谱利用率低，认知无线电(Cognitive Radio, CR)的出现旨在解决这个问题，通过动态频谱感知来利用空闲频谱资源。 在频谱感知的关键任务中，以往的研究通常假设噪声为高斯分布，但这在实际环境中并不适用，尤其是认知通信系统中，非高斯噪声，如α稳定分布噪声，由于其尖峰和拖尾特性，会严重影响传统基于二阶统计量的算法性能。α稳定分布模型被证明是描述这类噪声的有效工具，但其缺乏二阶以上的统计特性，使得传统的功率谱估计方法在处理这类噪声时效能受限。 为了克服这一挑战，文章引入了分数低阶统计量，特别是分数低阶协方差(FLOC)，这是一种描述α分布随机过程间关系的新型统计量。作者提出了一种基于分数低阶协方差谱的频谱感知方法，它在处理特征指数α≤1的α稳定分布噪声时，相较于基于共变的算法，能够更好地保持稳定性和准确性，有效解决在非高斯噪声下的频谱估计问题。 在硬件实现方面，研究者针对FPGA的特点，对算法进行了优化并在FPGA平台上设计并实现了这一感知系统。实验中，系统采用了中心频率为25 MHz、带宽为12.5 MHz的QPSK信号作为主用户信号，并添加了特征指数为1的α稳定分布噪声。通过数字信号处理模块，系统成功验证了基于分数低阶协方差的频谱感知方法能够在复杂噪声环境中准确检测到主信号，证明了其在实际应用中的有效性。 这个系统不仅运行稳定，而且具有良好的可移植性，可以适应各种不同的主用户频谱检测需求，为实际的认知无线电系统提供了可靠的频谱感知解决方案。因此，这项研究对于提升认知无线电系统的性能，尤其是在非高斯噪声环境中的频谱资源管理具有重要意义。