![](https://csdnimg.cn/release/download_crawler_static/88412498/bg8.jpg)
表 1 P1 口特殊功能
P2 口 一个带内部上拉电阻的 8 位双向 I/O 口。P1 的输出缓冲级可驱动(吸收
或输出电流)4 个 TTL 逻辑门电路。对端口写“1”,通过内部的上拉电阻把端口拉到
高电平,此时可作输入口。作输入口使用时,因为内部存在上拉电阻,某个引脚被外
部信号拉低时会输出一个电流(I
IL
)。在访问外部程序存储器或 16 位地址的外部数
据存储器时,P2 口送出高 8 位地址数据。在访问 8 位地址的外部数据存储器时,P2
口线上的内容在整个访问期间不改变。Flash 编程和程序校验期间,P2 亦接收低 8 位
地址。
P3 口 一个带内部上拉电阻的 8 位双向 I/O 口。P3 的输出缓冲级可驱动(吸收
或输出电流)4 个 TTL 逻辑门电路。对 P3 口写“1”时,它们被内部的上拉电阻把拉
到高电并可作输入端口。作输入端口使用时,被外部拉低的 P3 口将用上拉电阻输出
电流(I
IL
)。P3 口除了作为一般的 I/O 口线外,更重要的用途是它的第二功能,如表
2 所示。P3 口还接收一些用于 Flash 闪速存储器编程和程序校验期间的控制信号。
表 2 P3 口特殊功能
PSEN/ 程序储存允许输出是外部程序存储器的读先通信号,当 AT89S51 由外部
程序存储器取指令(或数据)时,每个机器周期两次 PSEN/有效,即输出两个脉冲。
当访问外部数据存储器,没有两次有效的 PSEN/信号。
EA/VPP 外部访问允许。欲使 CPU 仅访问外部程序存储器,EA 端必须保持低电
平,需注意的是:如果加密位 LB1 被编程,复位时内部会锁存 EA 端状态。Flash 存
储器编程时,该引脚加上+12V 的编程电压 VPP。
2.3 AT24C02 引脚图及其引脚功能