电平异步时序电路的总态图分析与脉冲异步逻辑设计要点

本文主要讨论的是异步时序逻辑电路，特别是电平异步时序电路的分析方法。在异步电路中，电路内部没有统一的时钟信号，外部输入的变化可以直接导致电路状态的改变。这种电路的特点包括： 1. 存储元件状态变化时刻和维持时间各异，可能会产生非稳定状态。 2. 输入信号可以是脉冲信号或电平信号，如脉冲异步时序电路（由触发器构成，触发器可能是钟控或非钟控），以及电平异步时序电路（通过延迟元件和反馈实现记忆功能）。 3. 分类上，电路输出与输入的关系分为Mealy型和Moore型，前者输出状态依赖当前输入，后者则只依赖当前状态，输出独立于输入。 对于脉冲异步时序电路，确保可靠工作的关键在于： - 输入脉冲的宽度足够使触发器翻转； - 脉冲间隔确保前一状态完全结束再接收下一信号； - 避免多个输入同时触发。 分析步骤与同步电路相似，但在处理触发器时钟端和输入端的脉冲有所不同： - 钟控触发器，分析时要考虑时钟端的触发，只有在时钟有效期间才依据输入确定状态转移； - 非钟控触发器，关注输入端的脉冲，且因为只有一个输入可触发，所以只需考虑单独输入情况。 以一个具体示例为例，分析包含时钟、输出和触发器驱动方程的电路，首先写出各逻辑方程，然后求解触发器的次态方程。在分析过程中，要明确输入信号如何影响电路状态的转变，并注意到电路可能存在的非稳定状态和时序约束。 理解异步时序电路的关键在于掌握其输入信号的影响方式，电路状态转移的约束条件，以及如何通过方程和图示来有效地分析和设计电路。这种类型的电路设计和分析在现代电子系统中有着广泛应用，尤其是在需要灵活响应外部事件的场合。