计算机组成原理：Cache命中率计算与存储器操作

这篇复习文档主要涵盖了计算机组成原理的相关知识，涉及了缓存（Cache）的性能计算、内存地址格式、寻址方式等多个方面。 1. 缓存性能计算：题目中给出了缓存（Cache）的存储周期40ns，主存（Main Memory）的存储周期200ns，以及整个系统平均访问时间为50ns。要计算Cache的命中率，可以使用公式：命中率 = (总访问时间 - 平均缺失时间) / 总访问时间。其中，平均缺失时间 = 主存访问时间 + Cache替换开销。由于题目未给出替换开销的具体数值，通常情况下替换开销相比主存访问时间较小，我们可以近似认为平均缺失时间就是主存的存储周期200ns。因此，命中率大约为 (50ns - 200ns) / 50ns = -300ns / 50ns = -6，这个结果不正确，可能是由于题目设定有误或信息不完整，实际计算时应考虑替换开销。 2. 地址格式与参数确定：在全相联映射的Cache中，若主存按字节编址，地址为32位，Cache的行大小为64B，我们需要确定可寻址单元数、主存块数和标记的长度。主存地址的高位用于标记，低位用于块内地址。假设标记长度为M位，块内地址为N位，那么主存地址格式可以表示为(M, N)。因为Cache行大小为64B（8字节），所以N=6。32位地址中减去6位，剩下的26位作为标记，所以M=26。主存的可寻址单元数为2^32个，主存块数为2^M = 2^26。 3. Cache地址结构分析：对于64K×16位的主存和1K字、每块4字的直接地址映射Cache，首先需要将主存大小转换为字：64K × 16位 / 16位/字 = 4K字。然后，Cache的容量为1K字，所以需要10位来表示Cache中的块号。由于每块包含4字，块内地址需要2位。因此，Cache地址格式可以表示为(10, 2)，其中10位是块号，2位是块内地址。标志字段通常是根据主存的大小确定，这里没有给出主存的总块数，无法直接确定标志字段的位数。 4. 寻址方式： A. 变址寻址：地址加偏移量寻址，通常用于数组或字符串处理。 B. 相对寻址：基于当前指令地址的相对地址寻址，常用于分支指令。 C. 基址寻址：使用基址寄存器和形式地址（位移量）组合形成有效地址，适合动态数据结构。 D. 寄存器间接寻址：操作数的地址存储在寄存器中，适用于访问内存中的数据。 5. 存储器操作： A. 刷新：用于动态RAM，防止数据丢失。 B. 写保护：防止数据被意外修改。 C. 再生：用于磁盘存储器，读取时恢复信号。 D. 主存校验：用于检测内存中的错误。 6. 数据传输率：若每次读取16位，耗时250ns，则数据传输率为 16位 / 250ns = 64×B/ns = 64 × (1B/8ns) = 8B/s。 7. 部分译码法片选：部分译码法在地址线上只对部分位进行译码，可能导致地址重叠，但能更有效地利用存储器空间，且需要地址译码器。 8. 寻址方式： A. 正确，一个存储单元可以存放一个字也可以存放一个字节。 B. 错误，边界对齐可能会浪费存储空间，例如在小端字节序中，字地址如果是最低有效字节地址，其他字节地址会空出。 C. 错误，存储单元可以是字节也可以是字，取决于存储器的设计。 D. 正确，小端方案中字的地址是最低有效字节地址。 9. 十六进制数存储：大端方案下，高位存储在低地址，所以十六进制数12345678H的存储顺序为78H、67H、56H、42H。 10. 寄存器间接寻址：操作数位于主存单元中，地址由寄存器提供。 11. 数据存储方案：大端方案中，高有效字节在低地址，十六进制数12345678H的存储顺序是78, 67, 56, 42。 以上内容详细介绍了计算机组成原理中的关键概念，包括Cache性能分析、内存地址结构、寻址方式、数据传输率计算等。这些知识点是理解和设计计算机系统的基础。