FPGA在高速实时信号处理系统中的软件设计与实现

需积分: 9 7 下载量 78 浏览量 更新于2024-07-22 1 收藏 6.25MB PDF 举报
"高速实时信号处理系统的FPGA软件设计与实现" 本文主要探讨了如何设计和实现一种基于FPGA(Field-Programmable Gate Array)的高速实时信号处理系统,该系统利用多DSP(Digital Signal Processor)与FPGA的结合,以满足现代通信和信息处理系统对高速处理的需求。作者曾金在电路与系统专业攻读硕士学位期间,由导师曹小秋指导,进行了这项研究。 在系统架构方面,作者采用了两片ADSP.TS201浮点DSP作为核心,通过混合耦合模型处理信号。这种设计旨在构建一个通用且灵活的平台,能够处理各种类型的信号,包括音频和视频。为了实现高速数据传输,FPGA部分选用了Xilinx的Virtex-5系列的XC5VLX50T,它提供了与ADSP.TS201的高速Linkport接口,以及SPI、UART、SPORT等常用外设接口,增强了系统的兼容性和扩展性。 此外,ADSP.BF533定点DSP被引入系统,以增强音视频信号处理能力,进一步体现系统的通用性。FPGA在系统中的角色是进行信号预处理和提供接口逻辑,而DSP则主要负责复杂的通信和基带信号处理算法。 随着软件无线电技术的发展,硬件平台需要具备高度的灵活性和可编程性。FPGA因其可重构性成为了实现这一目标的关键。文中特别提到了基于FPGA的嵌入式系统设计,作者在Virtex-5 FPGA内部设计了一个以MicroBlaze软核处理器为核心的嵌入式系统,该系统可以控制CF卡和DDR2 SDRAM的读写操作,并集成了三态以太网MAC硬核模块,实现了与上位PC机的以太网通信。 为了提升系统的功能和适应未来的软件升级,作者还移植了嵌入式实时操作系统uC/OS-II到MicroBlaze处理器上,这增强了系统的实时处理能力和可扩展性。本研究提供了一种高效、灵活的高速实时信号处理解决方案,对于现代通信系统和信息处理领域的硬件设计具有重要参考价值。
2019-11-07 上传
M/D-CAPVPX是天津雷航光电科技有限公司推出的一款复合加速计算平台,由Xilinx的28nm制程的FPGA — XC7K325T-3FFG900I和Nvidia的Jetson Xavie的GPU互联构成。 规格 l 集成1片 Nvidia的Jetson Xavier嵌入式GPU处理器; 是目前主流的GPU,主要用于实时处理高速的图像和雷达数据; 而Xavier则是目前功能最强大的嵌入式GPU处理单元,一般的服务器也无法匹敌其处理性能;Xavier可以使得实时处理能力获得成倍的提升;另外Xavier具备PCIE-4.0接口,与Virtex-7的PCIE-3.0连接可以获得极高的带宽; l 集成1 片 Xilinx XC7VX690T 芯片(或Ultrascale系列)作为主处理器;外挂 2 组动态存储器QDRII+ SRAM,存储容量72Mb,位宽72bits,存储速度1000Mb/s; 也可以独立挂接DDR3-2166,以最廉价的方案获得最高的数据缓存速率; l FPGA通过板载QSFP/SFP+/FMC等接口可以自由灵活的配置包括用于雷达和软件无线电领域的AD/DA,图像领域的CameraLink/CXP/光纤相机等不同的前端;做到了前端的Fully-Scalable/Fully-Extensible lXavier 和 XC7VX690T 之间通过 PCIE Gen2 x4/PCIE gen3 x8 互联,实现全双工高速数据共享; l FPGA XC7VX690T 上有三组PCIE,其中1组用于和Xavier通信,另 外两组则扩展为2个独立的M.2 M Key NVME PCIE SSD(每个SSD容量为 64GB~2TGB) l FPGA上通过通用的GTH扩展出16~32个SATA接口用于连接RAID0,实现10~22GB/s的超高速存储速度(完全自主知识产权的RAID0/SATA的IP),可以完成高速的CameraLink/CXP/雷达SDR AD数据的实时非易失性存储;其中CXP相机几乎可以适应所有的标准厂家的协议 对外接口 l 2 x QSFp l 2 x SFP+ l 双FMC子卡槽/面板则根据FMC前端连接器类型可选 l RAID0高速连接器(根据RAID0产品接口可定制,一般是镀金线) l M.2本地连接器(在机箱内部,或者也可以通过高速线对板连接器引出) l 以太网/USB/RS422/HDMI/VGA液晶屏 等辅助接口(可选)