电 子 测 量 技 术
ELECTR0NIC M EA SUREM ENT TECH NOL0GY
第 36卷 第 6期
2013年 6月
915 MHz超 高频 RFID 阅读器
射 频 前 端 电路 设 计 *
张慧敏
(重 庆电 子 工 程 职 业 学 院 通 信工 程 系 重 庆 401331)
摘 要 :为了提高超高频 RFID 系统 中阅读器在低信噪 比的情况下仍具有较高 的识别能力 ,提出一种基于 FPGA系统
结合 软件 无线 电方法 实现超高频 RFID射 频前端电路方案 。超高 频射 频识 别系 统必 须符 合 EPC Class 1 generation 2标
准 ,所设计 的电路系 统以 Xilinx公 司 的 XC6sLX16—2CSG324 FPGA芯片为硬件基础,将数字基带调制 解调 和 中频滤波电
路在 FPGA系统 中设计实现,重点阐述 了射频前端 电路的设计结构、AD/DA转换 电路 ,以及数字滤波器 的设计 。实验结
果表 明,所设计 的超高 频 RF1D阅读器简化 了前端 电路 系统 结构 ,提升 了稳定性 ,增强了抗 干扰能力 。该 电路系统在 信噪
比较低 的情况 下 ,能够较好地 实现 915 MHz频率的射 频接 收和 发送 。
关键 词 :射频前端 ;超高频 ;RFID;FPGA
中图分类 号 :TM432 文献 标 识码 :A 国家标 准学 科分 类代 码 :510.3030
Design of circuit for a 9 15 M H z RF analog front end of UHF RFID reader
Zhang Huimin
(Departm ent of Communication,Chongqing College of Electronic Engineering,Chongqing 401331,China)
Abstract: In order to improve the reader UHF RFID system still has a higher ability to identify,in the case of lOW
signal-to-noise ratio.The U HF RFID systems must comply with EPC Class 1 generation 2 standard.In this paper,the
design of the circuit system based on Xilinx ̄s XC6SLX16—2CSG324 FPGA chip,and presents U HF RFID RF front-end
circuit with software radio based on FPGA system .Digital baseband modem and IF filter circuit iS designed and
implemented in the FPGA system,and focused on designing the structure of the RF front-end circuit,AD/DA
conversion circuits。and digital filter.Experimental results show that the UHF RFID reader designed to simplify the
system structure of the front—end circuitry,improved stability,and enhance the anti-jamming capability.The circuit
system in the low SNR case,it is possible to achieve better the 915 MHz RF receiving and transmitting.
Keywords: RF analog front end;U HF;RFID ;FPGA
1 引 言
超高 频射频识 别 技 术 (UHF RFID)是 极 具应 用 价 值 和
发展前 景的智 能识 别技术 ],其工作频 段为 860 ̄960 MHz,
具有识 别距离 远[2],传输速度 快 、频带 宽 、天线 尺 寸小 等优
点 ,是 目前 国内外 RFID技 术 研究 开 发 的 重 点 。虽 然 UHF
RFID具 有宽频 特性 ,目前 915 MHz频率 的标签 得 到广泛应
用 ,EPC Class 1 generation 2标 准是 由北美 UCC产品统一 编
码组 织和 欧洲 EAN产 品标准组 织合作建 立 的 RFID标准 ,
它规范 了 RFID标 签通信调制 方 式为 ASK或 PSK模 式,编
码方式 为 PIE、FM0或 Miller,数据 传输 速 率分 别 为 26.7~
128 Kbps/PIE、40 ̄640 Kbps/FM0、40 Kbps/Miller,通信 方
收稿 日期 :2013—03
*基金 项 目:重庆 市 教委 科学 技 术研 究项 目(KJ122203)
·
82 ·
式 为半 双 工方式 ,防 碰撞算 法0 采 用 Slotted Aloha算 法 。
EPC Class 1 generation 2标准 为一 个开 放标 准 ],阅读 器需
要 满足此标 准。所设 计 的 阅读器 前 端 电路 采用 软 件无 线
电的设 计 方 法 ,将 数 字 基 带 调 制 解 调 和 中 频 滤 波 电 路 在
FPGA系统 中实现 ,较 之 以往超外 差接 收和模 拟变 频方 法简
化射频前 端电路结构 ,大量采用 数字 化处理 技术 ,提升 射频
前端 电路 的稳定性 ,增强抗 干扰能力 。
2 射频 前 端 电路 设计
射频前 端 电路结 构 主要 包 括 射 频信 道 收 发 电路 (天
线 切 换 开 关 及 其 环 形 器 )[7],射 频 信 号 发 射 电 路 (12位
DAC、混频器 、前 置 预 放 电 路 )、射 频 信 号 接 收 电 路 (10位