Hi3798MV100电源设计指南：CPU、DDR及IO电源配置

"电源设计建议-c-v2x概述国际c-v2x发展现状" 这篇文档主要介绍了基于Hi3798MV100芯片的电源设计建议，这是一款智能网络终端媒体处理器。电源设计是系统稳定性与性能的关键，尤其是在涉及通信技术如C-V2X的情况下。以下是针对CPU/CORE、IO以及DDR电源设计的具体要点： 1. **CPU/CORE 电源设计**：Hi3798MV100芯片采用独立的CPU和CORE电源域供电，即VDD_CPU和VDD，支持AVS（Adaptive Voltage Scaling）和DVFS（Dynamic Voltage and Frequency Scaling）功能，以适应不同的工作负载和功耗需求。这两路电源应使用独立的DC-DC转换器或PMU来提供。在设计中，需参照海思Hi3798MV100的参考设计来实现去耦电路。 2. **IO 电源设计**：DVDD33是数字3.3V电源，对于每2~3个DVDD33管脚，需要放置一个100nF的去耦电容，且电容应靠近供电管脚布置。遵循海思的参考设计进行详细布局。 3. **DDR 电源设计**：Hi3798MV100的DDRC和接口遵循DDR3 SSTL-15电平标准，其内部集成VREF电路，产生VDDIO_DDR/2参考电压。DDR PHY的独立PLL需要单独供电（AVDD_DDRPLL），每个PLL电源管脚应有一个100nF的陶瓷滤波电容，并紧贴管脚摆放，同时需要一个1μF的对地滤波电容。DDR电源（VDDIO_DDR/VDDIO_CK_DDR）需要确保与对接的DDR颗粒使用相同的设计，每个电源管脚附近放置100nF电容，每个DDR颗粒至少有一个10μF对地滤波电容。此外，推荐使用单独的DC-DC电路为DDR3颗粒和DDR PHY供电，通过1kΩ电阻分压提供VDDIO_DDR/2到DDR3颗粒的VREF。 DDR3电源分压网络的设计可以参考提供的图3-8。整体电源设计应遵循Hi3798MV100的参考设计，以确保信号完整性，减少噪声并提高系统稳定性。 文档还提到了Hi3798MV100是一款海思半导体的产品，适用于智能网络终端媒体处理，但详细的功能和应用场景未在摘要中展开。此处理器的硬件设计需要考虑多方面因素，包括但不限于电源管理、电气特性、PCB布局和热设计，以确保系统的高效、可靠运行。该文档主要面向硬件工程师和技术支持人员，提供了详细的硬件设计指南。